Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380
[TOP] | [2006] | [2007] | [2008] | [2009] | [2010] | [2011] | [2012] | [Japanese] / [English]
VLD2007-35
FFTと階層形ニューラルネットワークによるブレイン・コンピュータ・インタフェイス ～ 特徴抽出と汎化能力の向上について ～
○金田泰明・中山謙二・平野晃宏（金沢大）
pp. 1 - 6
VLD2007-36
分子の運動方程式から導かれる等価回路を用いる回路理論
○永井信夫（北星学園大）
pp. 7 - 12
VLD2007-37
不均一伝送線路の ω→∞ における漸近的ふるまいと高域通過特性
○加藤文夫（北海道東海大）
pp. 13 - 18
VLD2007-38
CCDクロック当り最大5nFの負荷容量を駆動する横型統合CBiCMOSバッファ回路
○小林正稔・濱畑 孝・秋濃俊郎・西 謙二・ボ レ クオン・竹原幸生・江藤剛治（近畿大）
pp. 19 - 24
VLD2007-39
製造ばらつきを考慮した電源電圧低下による回路タイミングエラー危険度解析と電源配線最適化
○寺尾 誠・草野健次・川上善之・福井正博（立命館大）・築山修治（中大）
pp. 25 - 30
VLD2007-40
Re-scheduling with Skew Optimization in RT-Datapath Synthesis
○Takayuki Obata・Mineo Kaneko（JAIST）
pp. 31 - 36
VLD2007-41
Power Constrained IP Core Wrapper Design with Partitioned Clock Domains
○Thomas Edison Yu・Tomokazu Yoneda（NAIST）・Danella Zhao（Unive. of Louisiana）・Hideo Fujiwara（NAIST）
pp. 37 - 42
VLD2007-42
GF(2n)及びGF(p)におけるスケーラブル双基数ユニファイド型モンゴメリ乗算器
○谷村和幸・奈良竜太・小原俊逸・史 又華・戸川 望・柳澤政生・大附辰夫（早大）
pp. 43 - 48
VLD2007-43
並列プレフィックス加算器を用いた算術演算モジュールの自動生成
○渡邉裕樹・本間尚文・青木孝文（東北大）・樋口龍雄（東北工大）
pp. 49 - 54
VLD2007-44
マルチＦＰＧＡ実装における時間多重化Ｉ／Ｏ割り当て最適化手法
○稲木雅人・高島康裕（北九州市大）・中村祐一（NEC）
pp. 55 - 60
VLD2007-45
ローパスフィルタリングによるノイズ環境下でのピッチイベント抽出
○小野田佳剛・三木信弘（公立はこだて未来大）
pp. 61 - 66
VLD2007-46
周期スパースコードのクラスタリングによる1チャネル音源分離
○中静 真・奥村浩之・飯國洋二（阪大）
pp. 67 - 72
VLD2007-47
摂動法を用いた音場再現システムに関する一検討
塚本和也・○梶川嘉延・野村康雄（関西大）
pp. 73 - 78
VLD2007-48
前向き後向き線形予測複素音声分析に基づく音声のロバストF0推定
○舟木慶一（琉球大）・金城竜彦（トヨタコミュニケーションシステム）
pp. 79 - 84
VLD2007-49
A Study on Lossless Steganography for G.711
○Naofumi Aoki（Hokkaido Univ.）
pp. 85 - 87
今後、次の点を修正する予定です。(1)欠けている表紙画像・奥付画像を補完いたします。(2)欠けている発行日の情報を補完いたします。
注： 本技術報告は査読を経ていない技術報告であり，推敲を加えられていずれかの場に発表されることがあります．