1月18日(木) 午前  ニューラルネットワーク(1) 座長: 本村 真人 (北大) 09:15 - 10:30
(1) CPSY	09:15-09:40	マルチFPGAボードによるRecurrent Neural Networkの高速化 VLD2017-62 CPSY2017-106 RECONF2017-50	○山内脩吾・武者千嵯（慶大）・工藤知宏（東大）・天野英晴（慶大）
(2) RECONF	09:40-10:05	全2値化畳み込みニューラルネットワークとそのFPGA実装について ～ FPT2017デザインコンテスト参加報告 ～ VLD2017-63 CPSY2017-107 RECONF2017-51	○下田将之・佐藤真平・中原啓貴（東工大）
(3) RECONF	10:05-10:30	Intel OpenCLを用いたディープニューラルネットワークのFPGA実現に関して VLD2017-64 CPSY2017-108 RECONF2017-52	○宇山拓夢・藤井智也・米川晴義・佐藤真平・中原啓貴（東工大）
	10:30-10:40	休憩　（ 10分 ）
1月18日(木) 午前  システムアーキテクチャ 座長: 市川 周一（豊橋技科大） 10:40 - 11:55
(4) CPSY	10:40-11:05	クラウド環境下での仮想ディスクワークロードの取得手法 VLD2017-65 CPSY2017-109 RECONF2017-53	○荻原一隆（富士通研）
(5) CPSY	11:05-11:30	3次元DRAM-プロセッサ積層の温度と性能 VLD2017-66 CPSY2017-110 RECONF2017-54	○丹羽直也・十時知滉・松谷宏紀（慶大）・鯉渕道紘（NII）・天野英晴（慶大）
(6) CPSY	11:30-11:55	時分割多重実行型シストリックリングの実装と評価 VLD2017-67 CPSY2017-111 RECONF2017-55	○菊谷雄真・山野龍佑・一倉孝宏・中島康彦（奈良先端大）
	11:55-13:00	昼休み　（ 65分 ）
1月18日(木) 午後  回路とシステム 座長: 永山 忍（広島市大） 13:00 - 14:15
(7) VLD	13:00-13:25	CMAを用いた画像先鋭化処理専用回路の低消費電力化 VLD2017-68 CPSY2017-112 RECONF2017-56	○田島加織・井上晶仁・馬場裕之・ヨウ ドウキン・請園智玲・佐藤寿倫（福岡大）
(8) VLD	13:25-13:50	SD数演算に基づく4つの法を有する剰余数系ー重み数系変換アルゴリズム VLD2017-69 CPSY2017-113 RECONF2017-57	○山﨑幸平・田中勇樹・魏　書剛（群馬大）
(9) VLD	13:50-14:15	スタック回路を用いたノーマリオフコンピューティングの検討 VLD2017-70 CPSY2017-114 RECONF2017-58	○坂村賢士・有本和民・茅野　功・横川智教（岡山県立大）
	14:15-14:25	休憩　（ 10分 ）
1月18日(木) 午後  フェロー記念講演 座長: 中野 浩嗣（広島大） 14:25 - 15:25
(10) CPSY	14:25-15:25	［フェロー記念講演］相互結合ネットワークとその計算システムに関する研究 VLD2017-71 CPSY2017-115 RECONF2017-59	○吉永　努（電通大）
	15:25-15:35	休憩　（ 10分 ）
1月18日(木) 午後  アプリケーション 座長: 谷川 一哉 (広島市大) 15:35 - 16:25
(11) RECONF	15:35-16:00	ロボット制御アルゴリズムのFPGAによる専用ハードウェア実装と評価 VLD2017-72 CPSY2017-116 RECONF2017-60	○安孫子　愼・長洲航平・佐野健太郎（東北大）
(12) RECONF	16:00-16:25	FPGA搭載プロセッサ一体型機械語モニタ VLD2017-73 CPSY2017-117 RECONF2017-61	○金子博昭・金杉昭徳（東京電機大）
	16:25-16:35	休憩　（ 10分 ）
1月18日(木) 午後  結合網 座長: 中原 啓貴 (東工大) 16:35 - 17:25
(13) RECONF	16:35-17:00	密結合FPGAクラスタのための直接網の設計と評価 VLD2017-74 CPSY2017-118 RECONF2017-62	○田中大智・Antoniette Mondigo・佐野健太郎・山本　悟（東北大）
(14) VLD	17:00-17:25	Erlangからの高位合成のためのメモリ分散アーキテクチャ VLD2017-75 CPSY2017-119 RECONF2017-63	○東　香実・浜名将輝・若林秀和・石浦菜岐佐（関西学院大）・吉田信明・神原弘之（京都高度技研）
	17:25-18:00	休憩　（ 35分 ）
1月18日(木) 午後  懇親会@ファカルティラウンジ 18:00 - 20:00
	-	懇親会
1月19日(金) 午前  高位設計 座長: 佐野 健太郎 (東北大) 09:15 - 10:30
(15) RECONF	09:15-09:40	Javaベース高位合成におけるマルチスレッド機能によるステンシル計算のFPGA実装 VLD2017-76 CPSY2017-120 RECONF2017-64	○矢内奎太朗（東京農工大）・長名保範（琉球大）・中條拓伯（東京農工大）
(16) RECONF	09:40-10:05	Ruby言語ベースのハードウェア・ソフトウェアコデザイン環境の実現とリアクティブプログラミングの適用 VLD2017-77 CPSY2017-121 RECONF2017-65	○照屋大地・中條拓伯（東京農工大）
(17) RECONF	10:05-10:30	SnortのPCREからVerilog HDLへの自動変換 VLD2017-78 CPSY2017-122 RECONF2017-66	○福田真啓・井口　寧（北陸先端大）
	10:30-10:40	休憩　（ 10分 ）
1月19日(金) 午前  プログラマブルアーキテクチャ 座長: 新田 高庸（NTT） 10:40 - 11:55
(18) VLD	10:40-11:05	176MHz WXGA 30fps 実時間オプティカルフロー推定プロセッサの設計及び実装 VLD2017-79 CPSY2017-123 RECONF2017-67	○神田哲志・鈴木　悠・伊藤雅人（日大）・今村幸祐・松田吉雄（金沢大）・松村哲哉（日大）
(19) VLD	11:05-11:30	ビアスイッチ向けプログラマブルロジック0-1-A-~A LUTの電力効率について VLD2017-80 CPSY2017-124 RECONF2017-68	○夏原明日香・今川隆司・越智裕之（立命館大）
(20) RECONF	11:30-11:55	光再構成型ゲートアレイのトータルドーズ耐性 VLD2017-81 CPSY2017-125 RECONF2017-69	○藤森卓巳・渡邊　実（静岡大）
	11:55-13:00	昼休み　（ 65分 ）
1月19日(金) 午後  ニューラルネットワーク(2) 座長: 葛 毅 (富士通研) 13:00 - 14:15
(21) RECONF	13:00-13:25	2のべき乗近似とプルーニングを用いたCNN向けFPGAアクセラレータ VLD2017-82 CPSY2017-126 RECONF2017-70	○宇都宮誉博・尼崎太樹・飯田全広・久我守弘・末吉敏則（熊本大）
(22)	13:25-13:50	(IPSJ-ARC) DNN 向けニューロン毎の量子化ビット幅最適化に関する評価 ○石井潤、坂本龍一、近藤正章（東京大学大学院情報理工学系研究科）
(23) CPSY	13:50-14:15	FPGA-NICを用いた逐次学習アルゴリズムOS-ELMの高性能化 VLD2017-83 CPSY2017-127 RECONF2017-71	○塚田峰登・三塚皐矢・中村幸平・徳差雄太・松谷宏紀（慶大）
	14:15-14:25	休憩　（ 10分 ）
1月19日(金) 午後  FPGAシステム 座長: 井口 寧（北陸先端大） 14:25 - 15:40
(24) CPSY	14:25-14:50	ネットワーク接続FPGAのためのシリアライゼーションプロトコル高性能化 VLD2017-84 CPSY2017-128 RECONF2017-72	○岩田拓真・三塚皐矢・中村幸平・徳差雄太・松谷宏紀（慶大）
(25) RECONF	14:50-15:15	FPGAによるデータフロー計算機におけるハードウェア資源割当て最適化 VLD2017-85 CPSY2017-129 RECONF2017-73	○長洲航平・佐野健太郎（東北大）
(26) RECONF	15:15-15:40	スケーラブル・ハードウェア機構におけるストリーム計算のための回路分割手法とFPGAによる検証 VLD2017-86 CPSY2017-130 RECONF2017-74	○村田義雄・中條拓伯（東京農工大）
	15:40-15:50	休憩　（ 10分 ）
1月19日(金) 午後  設計・検証技術 座長: 佐藤 真平（東工大） 15:50 - 17:05
(27)	15:50-16:15	(IPSJ-SLDM) 多クロックサイクルのワードレベルの関係を含むハードウェアアサーションの自動抽出 ○宮本真実、浜口清治（島根大学）
(28) VLD	16:15-16:40	等価変換に基づくCコンパイラテストシステムにおける制御文生成の強化 VLD2017-87 CPSY2017-131 RECONF2017-75	○岩辻光功・石浦菜岐佐（関西学院大）
(29) VLD	16:40-17:05	LLVMバックエンドの最適化性能テストのミュータント生成 VLD2017-88 CPSY2017-132 RECONF2017-76	○田中健司・石浦菜岐佐（関西学院大）・西村啓成・福井昭也（ルネサス エレクトロニクス）

問合先と今後の予定
CPSY	コンピュータシステム研究会（CPSY）   [今後の予定はこちら]
	問合先	三吉 貴史（富士通研） TEL 044-754-2931, FAX 044-754-2672 E-: 最新情報はCPSY研究会WEBページをご覧ください。 http://www.ieice.or.jp/iss/cpsy/jpn/
VLD	VLSI設計技術研究会（VLD）   [今後の予定はこちら]
	問合先	永山 忍（広島市立大学） E-: s_-cu
	お知らせ	◎VLD研究会ホームページもご覧下さい． http://www.ieice.org/~vld/
RECONF	リコンフィギャラブルシステム研究会（RECONF）   [今後の予定はこちら]
	問合先	◎研究会全体に関するお問い合わせ 本村 真人（北海道大学） E-: isti ◎1月研究会に関するお問い合わせ 小林 悠記 (NEC) E-: y-bahqc
	お知らせ	◎RECONF研究会ホームページもご覧下さい． http://www.ieice.org/~reconf/
IPSJ-ARC	システム・アーキテクチャ研究会（IPSJ-ARC）   [今後の予定はこちら]
	問合先	【問合先】長谷川揚平（東芝メモリ） E-: iba
	お知らせ	◎ARC研究会ホームページもご覧下さい． http://sigarc.ipsj.or.jp/
IPSJ-SLDM	システムとLSIの設計技術研究会（IPSJ-SLDM）   [今後の予定はこちら]
	問合先	密山 幸男（高知工科大） E-:o-
	お知らせ	◎SLDM研究会ホームページもご覧下さい． http://www.sig-sldm.org/

Last modified: 2018-01-10 11:01:25