2月29日(月) 午後  高位設計と検証 座長: 高前田伸也（奈良先端大） 13:30 - 14:45
(1)	13:30-13:55	Verilog-HDLによる大規模ハードウェア設計の検証支援ツールの開発 VLD2015-111	○森光勇太・横川智教（岡山県立大）・近藤真史・宮崎　仁（川崎医療福祉大）・佐藤洋一郎・有本和民（岡山県立大）・吉田則裕（名大）
(2)	13:55-14:20	等価変換に基づくテストプログラム生成によるCコンパイラのランダムテスト VLD2015-112	○中村和博・石浦菜岐佐（関西学院大）
(3)	14:20-14:45	DTTR方式によるマルチコアシステム向けのタスクの最大並列度を基にしたタスク割り当て手法 VLD2015-113	○齋藤　寛（会津大）・今井　雅（弘前大）・米田友洋（NII）
	14:45-15:00	休憩　（ 15分 ）
2月29日(月) 午後  高位合成 座長: 峯岸孝行（三菱電機） 15:00 - 16:40
(4)	15:00-15:25	Erlangによる組込みシステムの制御記述からの高位合成 VLD2015-114	○竹林　陽・石浦菜岐佐・東　香実（関西学院大）・吉田信明・神原弘之（京都高度技研）
(5)	15:25-15:50	マルチパラダイム型高水準ハードウェア設計環境の検討 VLD2015-115	○高前田伸也（奈良先端大）
(6)	15:50-16:15	コンポーネント間近接制約を考慮した整数線形計画法による耐ソフトエラーデータパス合成 VLD2015-116	○呉　政訓・金子峰雄（北陸先端大）
(7)	16:15-16:40	A Note on the Optimization for Multi-Domain Latch-Based High-Level Synthesis VLD2015-117	○Keisuke Inoue（KTC）・Mineo Kaneko（JAIST）
3月1日(火) 午前  ネットワーク処理 座長: 宮崎昭彦（NTT） 09:00 - 10:15
(8)	09:00-09:25	不一致検出とハッシュ探索に基づくパケット検索エンジンLSI VLD2015-118	○川村嘉郁・今村幸祐（金沢大）・三浦直樹・浦野正美・重松智志（NTT）・松村哲哉（日大）・松田吉雄（金沢大）
(9)	09:25-09:50	高速ネットワークにおける侵入検知に対するスクリーニング回路とFPGA実装 VLD2015-119	○高口裕貴・若林真一・永山　忍・稲木雅人（広島市大）
(10)	09:50-10:15	制御回路を考慮したローテータベースマルチプレクサネットワークによるフィールドデータ抽出器の評価 VLD2015-120	○伊東光希・川村一志（早大）・田宮　豊（富士通研）・柳澤政生・戸川　望（早大）
	10:15-10:30	休憩　（ 15分 ）
3月1日(火) 午前  セキュリティ 座長: 永山忍（広島市大） 10:30 - 12:10
(11)	10:30-10:55	軽量暗号Simeck，Simonに対する電磁波解析攻撃 VLD2015-121	○野崎佑典・吉川雅弥（名城大）
(12)	10:55-11:20	検算対策回路に対する電力解析攻撃 VLD2015-122	○池崎良哉・吉川雅弥（名城大）
(13)	11:20-11:45	タイミングエラー耐性を持つAES暗号回路の設計 VLD2015-123	○吉田慎之介・史　又華・柳澤政生・戸川　望（早大）
(14)	11:45-12:10	悪意ある機能を無効化する内部ハードウェアトロイ認証 VLD2015-124	○大屋　優・史　又華・柳澤政生・戸川　望（早大）
	12:10-13:30	休憩　（ 80分 ）
3月1日(火) 午後  招待講演 座長: 谷口一徹（立命館大） 13:30 - 14:30
(15)	13:30-14:30	［招待講演］More than Moore時代の組込みシステムのためのVLSI技術 ～ 高度医療への応用に焦点を当てて ～ VLD2015-125	○今井正治・武内良典（阪大）
	14:30-14:45	休憩　（ 15分 ）
3月1日(火) 午後  高位設計 座長: 齋藤寛（会津大） 14:45 - 16:00
(16)	14:45-15:10	高位合成デザインフローを用いたIPデザイン VLD2015-126	○立岡真人・今西　健・仲石英典・豊山　武（ソシオネクスト）
(17)	15:10-15:35	フロアプラン指向高位合成を用いたレジスタ分散型アーキテクチャ回路のFPGA実装 VLD2015-127	○藤原晃一・川村一志・五十嵐啓太・柳澤政生・戸川　望（早大）
(18)	15:35-16:00	高位設計を利用したシステム性能評価とFPGAのトップダウン設計	○村野弘樹・宮野鼻晃士・武尾哲也・元濱　努・峯岸孝行（三菱電機）
	16:00-16:15	休憩　（ 15分 ）
3月1日(火) 午後  低電力設計 座長: 佐藤高史（京大） 16:15 - 17:30
(19)	16:15-16:40	ジグザグパワーゲーティングの入力依存性におけるノイズ低減効果の検討 VLD2015-128	○金本忠大・宇佐美公良（芝浦工大）
(20)	16:40-17:05	薄膜BOX-SOIにおける動的マルチVth設計の基板電圧最適化手法 VLD2015-129	○鈴木花乃・宇佐美公良（芝浦工大）
(21)	17:05-17:30	薄膜BOX-SOIと基板バイアス制御を用いた低消費電力スタンダードセルメモリの検討 VLD2015-130	○吉田有佑・工藤　優・宇佐美公良（芝浦工大）
3月1日(火) 午後  ASP-DAC 2016 ESA 座長: 高木一義（京大） 17:30 - 17:55
(22)	17:30-17:55	［記念講演］サブスレッショルド領域で動作するラッチ回路の動作安定性解析 VLD2015-131	○鎌苅竜也・塩見　準・石原　亨・小野寺秀俊（京大）
	-	懇親会
3月2日(水) 午前  FPGA 座長: 宮澤武廣（三菱電機マイコン機器ソフトウエア） 09:00 - 10:15
(23)	09:00-09:25	FPGA実装を考慮したセレクタ論理型ボリュームレンダリング回路の設計評価 VLD2015-132	○五十嵐啓太・柳澤政生・戸川　望（早大）
(24)	09:25-09:50	最大カット問題の高速求解に向けた二次元イジングモデルのFPGA実装 VLD2015-133	○業天英範・廣本正之・佐藤高史（京大）
(25)	09:50-10:15	FPGAを用いたIoT農業用低消費電力インテリジェントカメラに関して VLD2015-134	○黒瀬貴久・中原啓貴・森本哲夫（愛媛大）
	10:15-10:30	休憩　（ 15分 ）
3月2日(水) 午前  物理設計と解析 座長: 福田大輔（富士通研） 10:30 - 11:45
(26)	10:30-10:55	Self-Aligned Quadruple Patterningのための3色グリッド上の異色ネットを考慮した配線手法 VLD2015-135	○本江俊幸・高橋篤司（東工大）
(27)	10:55-11:20	Histogram of Oriented Light Propagationを用いたリソグラフィホットスポットの検出 VLD2015-136	○富岡洋一（会津大）・松縄哲明（東芝）
(28)	11:20-11:45	Altera FPGAのための一般同期方式における部分変更機能による高速化手法 VLD2015-137	○増子　駿・大場琢也・小平行秀（会津大）
	11:45-13:00	休憩　（ 75分 ）
3月2日(水) 午後  タイミング 座長: 小平行秀（会津大） 13:00 - 14:40
(29)	13:00-13:25	混合正規分布の成分削減問題に対する一手法1 ～ 成分分割手法 ～ VLD2015-138	○横山直哉・築山修治（中大）・福井正博（立命館大）
(30)	13:25-13:50	混合正規分布の成分削減問題に対する一手法2 ～ 感度計算手法 ～ VLD2015-139	○東　大貴・築山修治（中大）・福井正博（立命館大）・神戸尚志（近畿大）
(31)	13:50-14:15	動的タイミングエラー検出を用いた可変レイテンシ化による一般同期式回路の高性能化 VLD2015-140	○中塚裕志・高橋篤司（東工大）
(32)	14:15-14:40	製造後スキュー調整による動作速度最大化のためのデータパス資源割り当て VLD2015-141	○勝又一穂・金子峰雄（北陸先端大）

問合先と今後の予定
VLD	VLSI設計技術研究会（VLD）   [今後の予定はこちら]
	問合先	冨山宏之（立命館大学） E-: htfci Phone: 077-561-4928
	お知らせ	◎VLD研究会ホームページもご覧下さい． http://www.ieice.org/~vld/

Last modified: 2016-02-02 15:37:09