お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 参加費の返金について
電子情報通信学会 研究会発表申込システム
研究会 開催プログラム
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップ  戻る   前のVLD研究会 / 次のVLD研究会 [HTML] / [HTML(simple)] / [TEXT]  [Japanese] / [English] 


VLSI設計技術研究会(VLD) [schedule] [select]
専門委員長 松永 裕介 (九大)
副委員長 竹中 崇 (NEC)
幹事 冨山 宏之 (立命館大), 福田 大輔 (富士通研)
幹事補佐 谷口 一徹 (立命館大)

日時 2016年 2月29日(月) 13:30 - 16:40
2016年 3月 1日(火) 09:00 - 17:55
2016年 3月 2日(水) 09:00 - 14:40
議題 システムオンシリコンを支える設計技術 
会場名 沖縄県青年会館 
住所 〒900-0033 沖縄県那覇市久米2-15-23
交通案内 モノレール旭橋駅下車(料金230円)徒歩5分
http://www.okiseikan.or.jp/
会場世話人
連絡先
琉球大学 工学部 電気電子工学科 島袋勝彦
他の共催 ◆協賛: IEEE CEDA AJJC
著作権に
ついて
以下の論文すべての著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)

2月29日(月) 午後  高位設計と検証
座長: 高前田伸也(奈良先端大)
13:30 - 14:45
(1) 13:30-13:55 Verilog-HDLによる大規模ハードウェア設計の検証支援ツールの開発 VLD2015-111 森光勇太横川智教岡山県立大)・近藤真史宮崎 仁川崎医療福祉大)・佐藤洋一郎有本和民岡山県立大)・吉田則裕名大
(2) 13:55-14:20 等価変換に基づくテストプログラム生成によるCコンパイラのランダムテスト VLD2015-112 中村和博石浦菜岐佐関西学院大
(3) 14:20-14:45 DTTR方式によるマルチコアシステム向けのタスクの最大並列度を基にしたタスク割り当て手法 VLD2015-113 齋藤 寛会津大)・今井 雅弘前大)・米田友洋NII
  14:45-15:00 休憩 ( 15分 )
2月29日(月) 午後  高位合成
座長: 峯岸孝行(三菱電機)
15:00 - 16:40
(4) 15:00-15:25 Erlangによる組込みシステムの制御記述からの高位合成 VLD2015-114 竹林 陽石浦菜岐佐東 香実関西学院大)・吉田信明神原弘之京都高度技研
(5) 15:25-15:50 マルチパラダイム型高水準ハードウェア設計環境の検討 VLD2015-115 高前田伸也奈良先端大
(6) 15:50-16:15 コンポーネント間近接制約を考慮した整数線形計画法による耐ソフトエラーデータパス合成 VLD2015-116 呉 政訓金子峰雄北陸先端大
(7) 16:15-16:40 A Note on the Optimization for Multi-Domain Latch-Based High-Level Synthesis VLD2015-117 Keisuke InoueKTC)・Mineo KanekoJAIST
3月1日(火) 午前  ネットワーク処理
座長: 宮崎昭彦(NTT)
09:00 - 10:15
(8) 09:00-09:25 不一致検出とハッシュ探索に基づくパケット検索エンジンLSI VLD2015-118 川村嘉郁今村幸祐金沢大)・三浦直樹浦野正美重松智志NTT)・松村哲哉日大)・松田吉雄金沢大
(9) 09:25-09:50 高速ネットワークにおける侵入検知に対するスクリーニング回路とFPGA実装 VLD2015-119 高口裕貴若林真一永山 忍稲木雅人広島市大
(10) 09:50-10:15 制御回路を考慮したローテータベースマルチプレクサネットワークによるフィールドデータ抽出器の評価 VLD2015-120 伊東光希川村一志早大)・田宮 豊富士通研)・柳澤政生戸川 望早大
  10:15-10:30 休憩 ( 15分 )
3月1日(火) 午前  セキュリティ
座長: 永山忍(広島市大)
10:30 - 12:10
(11) 10:30-10:55 軽量暗号Simeck,Simonに対する電磁波解析攻撃 VLD2015-121 野崎佑典吉川雅弥名城大
(12) 10:55-11:20 検算対策回路に対する電力解析攻撃 VLD2015-122 池崎良哉吉川雅弥名城大
(13) 11:20-11:45 タイミングエラー耐性を持つAES暗号回路の設計 VLD2015-123 吉田慎之介史 又華柳澤政生戸川 望早大
(14) 11:45-12:10 悪意ある機能を無効化する内部ハードウェアトロイ認証 VLD2015-124 大屋 優史 又華柳澤政生戸川 望早大
  12:10-13:30 休憩 ( 80分 )
3月1日(火) 午後  招待講演
座長: 谷口一徹(立命館大)
13:30 - 14:30
(15) 13:30-14:30 [招待講演]More than Moore時代の組込みシステムのためのVLSI技術 ~ 高度医療への応用に焦点を当てて ~ VLD2015-125 今井正治武内良典阪大
  14:30-14:45 休憩 ( 15分 )
3月1日(火) 午後  高位設計
座長: 齋藤寛(会津大)
14:45 - 16:00
(16) 14:45-15:10 高位合成デザインフローを用いたIPデザイン VLD2015-126 立岡真人今西 健仲石英典豊山 武ソシオネクスト
(17) 15:10-15:35 フロアプラン指向高位合成を用いたレジスタ分散型アーキテクチャ回路のFPGA実装 VLD2015-127 藤原晃一川村一志五十嵐啓太柳澤政生戸川 望早大
(18) 15:35-16:00 高位設計を利用したシステム性能評価とFPGAのトップダウン設計 村野弘樹宮野鼻晃士武尾哲也元濱 努峯岸孝行三菱電機
  16:00-16:15 休憩 ( 15分 )
3月1日(火) 午後  低電力設計
座長: 佐藤高史(京大)
16:15 - 17:30
(19) 16:15-16:40 ジグザグパワーゲーティングの入力依存性におけるノイズ低減効果の検討 VLD2015-128 金本忠大宇佐美公良芝浦工大
(20) 16:40-17:05 薄膜BOX-SOIにおける動的マルチVth設計の基板電圧最適化手法 VLD2015-129 鈴木花乃宇佐美公良芝浦工大
(21) 17:05-17:30 薄膜BOX-SOIと基板バイアス制御を用いた低消費電力スタンダードセルメモリの検討 VLD2015-130 吉田有佑工藤 優宇佐美公良芝浦工大
3月1日(火) 午後  ASP-DAC 2016 ESA
座長: 高木一義(京大)
17:30 - 17:55
(22) 17:30-17:55 [記念講演]サブスレッショルド領域で動作するラッチ回路の動作安定性解析 VLD2015-131 鎌苅竜也塩見 準石原 亨小野寺秀俊京大
  - 懇親会
3月2日(水) 午前  FPGA
座長: 宮澤武廣(三菱電機マイコン機器ソフトウエア)
09:00 - 10:15
(23) 09:00-09:25 FPGA実装を考慮したセレクタ論理型ボリュームレンダリング回路の設計評価 VLD2015-132 五十嵐啓太柳澤政生戸川 望早大
(24) 09:25-09:50 最大カット問題の高速求解に向けた二次元イジングモデルのFPGA実装 VLD2015-133 業天英範廣本正之佐藤高史京大
(25) 09:50-10:15 FPGAを用いたIoT農業用低消費電力インテリジェントカメラに関して VLD2015-134 黒瀬貴久中原啓貴森本哲夫愛媛大
  10:15-10:30 休憩 ( 15分 )
3月2日(水) 午前  物理設計と解析
座長: 福田大輔(富士通研)
10:30 - 11:45
(26) 10:30-10:55 Self-Aligned Quadruple Patterningのための3色グリッド上の異色ネットを考慮した配線手法 VLD2015-135 本江俊幸高橋篤司東工大
(27) 10:55-11:20 Histogram of Oriented Light Propagationを用いたリソグラフィホットスポットの検出 VLD2015-136 富岡洋一会津大)・松縄哲明東芝
(28) 11:20-11:45 Altera FPGAのための一般同期方式における部分変更機能による高速化手法 VLD2015-137 増子 駿大場琢也小平行秀会津大
  11:45-13:00 休憩 ( 75分 )
3月2日(水) 午後  タイミング
座長: 小平行秀(会津大)
13:00 - 14:40
(29) 13:00-13:25 混合正規分布の成分削減問題に対する一手法1 ~ 成分分割手法 ~ VLD2015-138 横山直哉築山修治中大)・福井正博立命館大
(30) 13:25-13:50 混合正規分布の成分削減問題に対する一手法2 ~ 感度計算手法 ~ VLD2015-139 東 大貴築山修治中大)・福井正博立命館大)・神戸尚志近畿大
(31) 13:50-14:15 動的タイミングエラー検出を用いた可変レイテンシ化による一般同期式回路の高性能化 VLD2015-140 中塚裕志高橋篤司東工大
(32) 14:15-14:40 製造後スキュー調整による動作速度最大化のためのデータパス資源割り当て VLD2015-141 勝又一穂金子峰雄北陸先端大

講演時間
一般講演発表 20 分 + 質疑応答 5 分

問合先と今後の予定
VLD VLSI設計技術研究会(VLD)   [今後の予定はこちら]
問合先 冨山宏之(立命館大学)
E--mail: htfci
Phone: 077-561-4928 
お知らせ ◎VLD研究会ホームページもご覧下さい.
http://www.ieice.org/~vld/


Last modified: 2016-02-02 15:37:09


ご注意: 迷惑メール対策のためメールアドレスの一部の文字を置換しております.ご了承ください.

[この開催に関する講演論文リストをダウンロードする] ※ こちらのページの最下にあるダウンロードボタンを押してください
 
[研究会資料インデックス(vol. no.ごとの表紙と目次)]
 

[研究会発表・参加方法,FAQ] ※ ご一読ください
 

[VLD研究会のスケジュールに戻る]   /  
 
 トップ  戻る   前のVLD研究会 / 次のVLD研究会 [HTML] / [HTML(simple)] / [TEXT]  [Japanese] / [English] 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会