Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380
[TOP] | [2013] | [2014] | [2015] | [2016] | [2017] | [2018] | [2019] | [Japanese] / [English]
VLD2016-44
最小の入力数でStochastic Numberを生成する回路設計手法
○六車利都子・山下 茂（立命館大）
pp. 1 - 6
VLD2016-45
可変な並列度を有するFork-Joinタスクのスケジューリング
○島田佳奈・谷口一徹・冨山宏之（立命館大）
pp. 7 - 11
VLD2016-46
マイクロエナジーハーベスティングのための2段昇圧型チャージポンプ回路方式
○木村知也・越智裕之（立命館大）
pp. 13 - 18
VLD2016-47
薄膜BOX-SOI(SOTB)におけるレベルシフタレス設計の実現性の検討と評価
○小暮俊輔・宇佐美公良（芝浦工大）
pp. 19 - 24
VLD2016-48
Xilinx FPGAのためのRTL記述からの一般同期式回路の実装フロー
○寺田万理・増子 駿・小平行秀（会津大）
pp. 25 - 30
VLD2016-49
TCADシミュレーションを用いたFDSOIプロセスの耐ソフトエラー回路構造の検討
○山田晃大・丸岡晴喜・梅原成宏・古田 潤・小林和淑（京都工繊大）
pp. 31 - 36
VLD2016-50
PHITS-TCADシミュレーションによるFinFETとFDSOIのソフトエラー耐性の評価
○梅原成宏・古田 潤・小林和淑（京都工繊大）
pp. 37 - 41
VLD2016-51
重イオン照射測定によるFDSOIにおけるFFのソフトエラー耐性の評価
○一二三 潤・梅原成宏・丸岡晴喜・古田 潤・小林和淑（京都工繊大）
pp. 43 - 48
VLD2016-52
40 nm SiONプロセスにおけるランダムテレグラフノイズ複合欠陥モデルを用いた回路解析手法
○籔内美智太郎・大島 梓・駒脇拓弥・小林和淑・岸田 亮・古田 潤（京都工繊大）・Pieter Weckx（ルーベン・カトリック大/IMEC）・Ben Kaczer（IMEC）・松本高士（東大）・小野寺秀俊（京大）
pp. 49 - 54
VLD2016-53
薄膜BOX-SOIを用いた基板バイアス制御による低消費電力スタンダードセルメモリの設計と実装
○吉田有佑・宇佐美公良（芝浦工大）
pp. 55 - 60
VLD2016-54
超低消費電力再構成可能アクセラレータCC-SOTB2の実装と評価
○増山滉一朗・安藤尚輝・松下悠亮・奥原 颯・天野英晴（慶大）
pp. 61 - 66
VLD2016-55
セレクタ論理に帰着させたバタフライ演算器のFPGA実装評価
○伊東光希・柳澤政生・戸川 望（早大）
pp. 67 - 72
VLD2016-56
ディープラーニングを用いたリソグラフィシミュレーションモデルの高精度化
○渡辺友希・松縄哲明・木村泰己・野嶋茂樹（東芝）
pp. 73 - 78
VLD2016-57
集合対間配線問題のための配線の付け替えによる配線長差最小化手法
○原 秀太郎・藤吉邦洋（東京農工大）
pp. 79 - 84
VLD2016-58
カットプロセスを前提としたSelf-Aligned Double Patterningのための2色グリッドに準じた配線手法
○三浦発彦・長谷川 充・藤吉邦洋（東京農工大）
pp. 85 - 90
VLD2016-59
［基調講演］IoT時代に向け組合せ最適化問題を効率的に解くCMOSアニーリングマシン
○山岡雅直（日立）
pp. 91 - 96
VLD2016-60
［基調講演］デジタル映像の符号化技術・伝送装置の開発とハイビジョン化への貢献
○中川 章（富士通研）
p. 97
VLD2016-61
重み付き故障カバレージに基づくテストパターン並替えの高速化手法
○犬山慎吾・岩崎一彦（首都大東京）・新井雅之（日大）
pp. 99 - 104
VLD2016-62
微小遅延故障テストのためのTDC組込み型スキャンFFの設計について
○河塚信吾・四柳浩之・橋爪正樹（徳島大）
pp. 105 - 110
VLD2016-63
SATソルバを用いた信号遷移回数を考慮した遷移故障向けテストパタン生成手法について
○松永裕介（九大）
pp. 111 - 115
VLD2016-64
オンチップ故障診断のためのLFSRシード生成法
○南薗隼人・大竹哲史（大分大）
pp. 117 - 122
VLD2016-65
CCNルータのためのコンテンツのネーム長による分割ハッシュテーブルと平衡木によるFIBの構築
○島崎健太（早大）・右近祐太・宮崎昭彦（NTT）・津田俊隆・中里秀則・戸川 望（早大）
pp. 123 - 128
VLD2016-66
動作中のIoTデバイスに対する電気容量変化の測定を用いた不正改変検知装置の設計
○北山遼育（早大）・竹中 崇（NEC）・柳澤政生・戸川 望（早大）
pp. 129 - 134
VLD2016-67
A Golden-IC Free Clock Tree Driven Authentication Approach for Hardware Trojan Detection
○Fakir Sharif Hossain・Tomokazu Yoneda・Michiko Inoue（NAIST）・Alex Orailoglu（UCSD）
pp. 135 - 140
VLD2016-68
経年劣化を考慮したフロアプラン統合化高位合成手法
○井川昂輝・柳澤政生・戸川 望（早大）
pp. 141 - 146
VLD2016-69
高位合成によるアクセラレータ設計を対象としたサイクル数削減およびバッファサイズ最小化のためのデータ転送最適化手法
○石川大輔・瀬戸謙修（東京都市大）
pp. 147 - 152
注： 本技術報告は査読を経ていない技術報告であり，推敲を加えられていずれかの場に発表されることがあります．