Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380
[TOP] | [2013] | [2014] | [2015] | [2016] | [2017] | [2018] | [2019] | [Japanese] / [English]
VLD2016-102
不揮発性キャッシュの細粒度パワーゲーティングとMTJ記憶領域の動的選択制御
○榎戸将太・宇佐美公良（芝浦工大）
pp. 1 - 6
VLD2016-103
ストア／リストア分離型不揮発性フリップフロップにおけるパワーゲーティング技術の有効性評価
○工藤 優・宇佐美公良（芝浦工大）
pp. 7 - 12
VLD2016-104
歩留まり改善を考慮した電力削減のための製造後遅延調整手法
○増子 駿・小平行秀（会津大）
pp. 13 - 18
VLD2016-105
High accuracy 8*8 approximate multiplier based on OR operation
○Yi Guo・Heming Sun・Canran Jin・Shinji Kimura（Waseda Univ.）
pp. 19 - 24
VLD2016-106
ニューラルネットワークにもとづく概算回路設計手法
○川村一志・柳澤政生・戸川 望（早大）
pp. 25 - 30
VLD2016-107
同期式RTLモデルから非同期式RTLモデルへの変換ツールの実装
○仙波翔吾・齋藤 寛（会津大）
pp. 31 - 36
VLD2016-108
ネットワーク侵入検知のためのスクリーニング回路に対する最適スクリーニングパターン生成について
○橋本智明・永山 忍・稲木雅人・若林真一（広島市大）
pp. 37 - 42
VLD2016-109
FiCC:高集積向け耐クロストークノイズメタルフリンジキャパシタ
○宮川尚之・木村知也・越智裕之（立命館大）
pp. 43 - 47
VLD2016-110
ウエハスケールマスクROMの階層的データ読み出し回路の高信頼化
○横山高明・越智裕之（立命館大）
pp. 49 - 54
VLD2016-111
TPLのための半正定値計画緩和に基づくレイアウト分割手法のポリゴン集合クラスタリングによる高速化
○半田昌平・佐藤真平・高橋篤司（東工大）
pp. 55 - 60
VLD2016-112
LSIマスクパターンに対する近似文字列照合に基づくホットスポット検出手法の高速化
○玉川宗磨・稲木雅人・永山 忍・若林真一（広島市大）
pp. 61 - 66
VLD2016-113
LELEダブルパターニングにおけるFMアルゴリズムを用いた効率的なパターン局所修正手法
○尾頭 篤・佐藤真平・高橋篤司（東工大）
pp. 67 - 72
VLD2016-114
単層プリント基板における目標等長配線を実現するための部分配線修正手法
○杉原 舜・佐藤真平・高橋篤司（東工大）
pp. 73 - 78
VLD2016-115
［招待講演］CPU-FPGA密結合アーキテクチャを用いたIoTアプリケーションの高速化手法
○小林悠記・渡邊義和・柴田誠也・竹中 崇・細見岳生・中村祐一（NEC）
p. 79
VLD2016-116
［招待講演］IPタイミング制約の組み上げチャレンジ ～ SoCタイミング制約の自動生成について ～
○中江達哉・椎原一郎（ソシオネクスト）
p. 81
VLD2016-117
［招待講演］Line samplingを用いたモンテカルロ法に基づくタイミング歩留り解析の高速化
○粟野皓光（東大）・佐藤高史（京大）
pp. 83 - 84
VLD2016-118
マルチ・ドメイン・スキュー割り当てを考慮した資源割り当てとドメイン分割
○李 暁光・金子峰雄（北陸先端大）
pp. 85 - 90
VLD2016-119
回路動作温度範囲に対する最適スキュー温度特性
○曽我 慎・金子峰雄（北陸先端大）
pp. 91 - 96
VLD2016-120
スキュー調整を考慮した高位合成のMILP定式化
○志村甲斐・金子峰雄（北陸先端大）
pp. 97 - 102
VLD2016-121
最大値分布を求めるための共分散計算の一手法
○東 大貴・築山修治（中大）・福井正博（立命館大）・神戸尚志（近畿大）
pp. 103 - 108
VLD2016-122
演算の移動度に基づいた束データ方式による非同期式回路の電力最適化手法の評価
○保坂隼也・齋藤 寛（会津大）
pp. 109 - 114
VLD2016-123
IoT機器向け一次電池高精度残量推定システムの開発
○塩浦裕文・吉田直樹・林 磊・福井正博（立命館大）
pp. 115 - 120
VLD2016-124
モデルベース設計を用いた電気自動車用蓄電池最適運用システムの開発
○阿部智貴・上野 僚・林 磊・福井正博（立命館大）
pp. 121 - 126
VLD2016-125
小型液晶ディスプレイ駆動回路用nMOSダイナミックシフトレジスタの設計手法
○康 榮太・築山修治・比嘉晋士（中大）
pp. 127 - 132
VLD2016-126
高速光通信向けFECの集積回路実装検討
○平野 進・久保和夫・吉田英夫・石井健二・杉原堅也・杉原隆嗣・宮野鼻晃士・苗崎浩秀・峯岸孝行（三菱電機）
pp. 133 - 138
VLD2016-127
シミュレーテッド・アニーリングを利用した並列プレフィックス加算器の構成
○本 敬之・金子峰雄（北陸先端大）
pp. 139 - 144
VLD2016-128
エラートレラントアプリケーションのための論理回路の許容関数を用いた簡単化手法について
○岩崎真弥・市原英行・岩垣 剛・井上智生（広島市大）
pp. 145 - 150
VLD2016-129
コンポーネント間近接制約に基づいた混合誤り訂正機構と回路面積評価
○呉 政訓・金子峰雄（北陸先端大）
pp. 151 - 156
VLD2016-130
ストカスティック反復による積和演算アーキテクチャ
○杉野達美・市原英行・岩垣 剛・井上智生（広島市大）
pp. 157 - 162
注： 本技術報告は査読を経ていない技術報告であり，推敲を加えられていずれかの場に発表されることがあります．