Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380
[TOP] | [2014] | [2015] | [2016] | [2017] | [2018] | [2019] | [2020] | [Japanese] / [English]
CPSY2017-106
マルチFPGAボードによるRecurrent Neural Networkの高速化
○山内脩吾・武者千嵯（慶大）・工藤知宏（東大）・天野英晴（慶大）
pp. 1 - 6
CPSY2017-107
全2値化畳み込みニューラルネットワークとそのFPGA実装について ～ FPT2017デザインコンテスト参加報告 ～
○下田将之・佐藤真平・中原啓貴（東工大）
pp. 7 - 11
CPSY2017-108
Intel OpenCLを用いたディープニューラルネットワークのFPGA実現に関して
○宇山拓夢・藤井智也・米川晴義・佐藤真平・中原啓貴（東工大）
pp. 13 - 18
CPSY2017-109
クラウド環境下での仮想ディスクワークロードの取得手法
○荻原一隆（富士通研）
pp. 19 - 24
CPSY2017-110
3次元DRAM-プロセッサ積層の温度と性能
○丹羽直也・十時知滉・松谷宏紀（慶大）・鯉渕道紘（NII）・天野英晴（慶大）
pp. 25 - 29
CPSY2017-111
時分割多重実行型シストリックリングの実装と評価
○菊谷雄真・山野龍佑・一倉孝宏・中島康彦（奈良先端大）
pp. 31 - 36
CPSY2017-112
CMAを用いた画像先鋭化処理専用回路の低消費電力化
○田島加織・井上晶仁・馬場裕之・ヨウ ドウキン・請園智玲・佐藤寿倫（福岡大）
pp. 37 - 42
CPSY2017-113
SD数演算に基づく4つの法を有する剰余数系ー重み数系変換アルゴリズム
○山﨑幸平・田中勇樹・魏 書剛（群馬大）
pp. 43 - 48
CPSY2017-114
スタック回路を用いたノーマリオフコンピューティングの検討
○坂村賢士・有本和民・茅野 功・横川智教（岡山県立大）
pp. 49 - 51
CPSY2017-115
［フェロー記念講演］相互結合ネットワークとその計算システムに関する研究
○吉永 努（電通大）
pp. 53 - 58
CPSY2017-116
ロボット制御アルゴリズムのFPGAによる専用ハードウェア実装と評価
○安孫子 愼・長洲航平・佐野健太郎（東北大）
pp. 59 - 63
CPSY2017-117
FPGA搭載プロセッサ一体型機械語モニタ
○金子博昭・金杉昭徳（東京電機大）
pp. 65 - 70
CPSY2017-118
密結合FPGAクラスタのための直接網の設計と評価
○田中大智・Antoniette Mondigo・佐野健太郎・山本 悟（東北大）
pp. 71 - 76
CPSY2017-119
Erlangからの高位合成のためのメモリ分散アーキテクチャ
○東 香実・浜名将輝・若林秀和・石浦菜岐佐（関西学院大）・吉田信明・神原弘之（京都高度技研）
pp. 77 - 82
CPSY2017-120
Javaベース高位合成におけるマルチスレッド機能によるステンシル計算のFPGA実装
○矢内奎太朗（東京農工大）・長名保範（琉球大）・中條拓伯（東京農工大）
pp. 83 - 88
CPSY2017-121
Ruby言語ベースのハードウェア・ソフトウェアコデザイン環境の実現とリアクティブプログラミングの適用
○照屋大地・中條拓伯（東京農工大）
pp. 89 - 94
CPSY2017-122
SnortのPCREからVerilog HDLへの自動変換
○福田真啓・井口 寧（北陸先端大）
pp. 95 - 100
CPSY2017-123
176MHz WXGA 30fps 実時間オプティカルフロー推定プロセッサの設計及び実装
○神田哲志・鈴木 悠・伊藤雅人（日大）・今村幸祐・松田吉雄（金沢大）・松村哲哉（日大）
pp. 101 - 106
CPSY2017-124
ビアスイッチ向けプログラマブルロジック0-1-A-~A LUTの電力効率について
○夏原明日香・今川隆司・越智裕之（立命館大）
pp. 107 - 112
CPSY2017-125
光再構成型ゲートアレイのトータルドーズ耐性
○藤森卓巳・渡邊 実（静岡大）
pp. 113 - 117
CPSY2017-126
2のべき乗近似とプルーニングを用いたCNN向けFPGAアクセラレータ
○宇都宮誉博・尼崎太樹・飯田全広・久我守弘・末吉敏則（熊本大）
pp. 119 - 124
CPSY2017-127
FPGA-NICを用いた逐次学習アルゴリズムOS-ELMの高性能化
○塚田峰登・三塚皐矢・中村幸平・徳差雄太・松谷宏紀（慶大）
pp. 133 - 138
CPSY2017-128
ネットワーク接続FPGAのためのシリアライゼーションプロトコル高性能化
○岩田拓真・三塚皐矢・中村幸平・徳差雄太・松谷宏紀（慶大）
pp. 139 - 144
CPSY2017-129
FPGAによるデータフロー計算機におけるハードウェア資源割当て最適化
○長洲航平・佐野健太郎（東北大）
pp. 145 - 150
CPSY2017-130
スケーラブル・ハードウェア機構におけるストリーム計算のための回路分割手法とFPGAによる検証
○村田義雄・中條拓伯（東京農工大）
pp. 151 - 156
CPSY2017-131
等価変換に基づくCコンパイラテストシステムにおける制御文生成の強化
○岩辻光功・石浦菜岐佐（関西学院大）
pp. 163 - 168
CPSY2017-132
LLVMバックエンドの最適化性能テストのミュータント生成
○田中健司・石浦菜岐佐（関西学院大）・西村啓成・福井昭也（ルネサス エレクトロニクス）
pp. 169 - 174
注： 本技術報告は査読を経ていない技術報告であり，推敲を加えられていずれかの場に発表されることがあります．