Online edition: ISSN 2432-6380
[TOP] | [2020] | [2021] | [2022] | [2023] | [2024] | [2025] | [2026] | [Japanese] / [English]
DC2025-111
CANの非対称性を考慮した単一ビット誤りによるオーバヘッド評価
○成田晨太郎・佐藤諒平・福本 聡（都立大）
pp. 1 - 6
DC2025-112
CapsNetを用いた半導体ウェハマップ欠陥パターン分類における精度の検討
○青山智哉（都立大）・新井雅之（日大）・永村美一・福本 聡（都立大）
pp. 7 - 12
DC2025-113
FPGA実装したBinarized Neural Networksにおける故障注入実験および推論精度の定量的評価
○紙田佳祐・甲斐 博・王 森レイ・高橋 寛（愛媛大）
pp. 13 - 18
DC2025-114
GINを用いたRTL設計におけるハードウェアトロイの検知手法
○戸塚寛翔・吉村正義（京都産大）
pp. 19 - 24
DC2025-115
難読化されたスマートコントラクトに対する脆弱性検出ツールの性能評価
○島本幸司朗・加道ちひろ・土屋達弘（阪大）
pp. 25 - 30
DC2025-116
ストカスティックコンピューティング回路のための組込み自己テストに関する実験的考察
○松本明輝・市原英行・井上智生（広島市大）
pp. 31 - 36
DC2025-117
一様なランダムパターンに対する故障検出確率とその算出法
○小泉優哉・細川利典（日大）・吉村正義（京都産大）
pp. 37 - 42
DC2025-118
非同期式プロセッサにおける可変遅延素子を用いたフィールドテスト機構
長谷部健太・○大竹哲史（大分大）
pp. 43 - 48
DC2025-119
完全診断分解能テスト集合圧縮のためのMバイワンアルゴリズム
○青野竜弥・細川利典（日大）・吉村正義（京都産大）・山崎浩二（明大）・新井雅之（日大）
pp. 49 - 54
DC2025-120
2サイクルゲート網羅微小遅延故障のテスト生成手法について
○日向野隼多・片岡瞭夫・澤田太生・細川利典（日大）・吉村正義（京都産大）・新井雅之（日大）
pp. 55 - 60
DC2025-121
ブール式変形に基づく信頼度計算のSIMD命令とマルチコアによる高速化
○久保田 晃・土屋達弘（阪大）
pp. 61 - 64
DC2025-122
CMOS回路の劣化対策に関する研究
○酒井遥風・三浦幸也（都立大）
pp. 65 - 70
DC2025-123
出力バッファの挿入がラッチ遅延特性に与える影響の検討
○齊藤 涼・難波一輝（千葉大）
pp. 71 - 75
注： 本技術報告は査読を経ていない技術報告であり，推敲を加えられていずれかの場に発表されることがあります．