| 電子情報通信学会 研究会発表申込システム 研究会 開催スケジュール |
技報閲覧サービス [ログイン] 技報アーカイブ |
すべての研究会開催スケジュール (検索条件: すべての年度)
| 研究会 | 発表日時 | 開催地 | タイトル・著者 | 抄録 | 資料番号 | |
| NS, NWS (併催) |
2024-01-26 11:20 |
広島 | 広島大 東千田キャンパス + オンライン開催 （ハイブリッド開催，主：現地開催，副：オンライン開催） |
実CNFにおけるメッセージバッファ構成の縮小 ～ キャッシュ効率化に向けた基礎設計 ～ ○山田歩人・川島龍太（名工大）・中山裕貴・林 經正（ボスコ・テクノロジーズ）・松尾啓志（名工大）  NS2023-170 |
loud Native Network Functions (CNFs)の基本パケット転送効率は，理想的な条件下では10... [more] | NS2023-170 pp.61-66 |
| HWS, VLD (共催) |
2023-03-02 16:50 |
沖縄 | 沖縄県青年会館 （ハイブリッド開催，主：現地開催，副：オンライン開催） |
複数のインデクスにより競合性ミスを低減した圧縮キャッシュ ○深見 匡・高前田伸也（東大） VLD2022-98 HWS2022-69 |
メモリアクセスのレイテンシやバンド幅を改善する構造としてよく用いられるキャッシュはその容量がヒット率をはじめ性能に大きく... [more] | VLD2022-98 HWS2022-69 pp.131-136 |
| ICM | 2022-07-08 10:20 |
北海道 | とかちプラザ ２Ｆ視聴覚室 （ハイブリッド開催，主：現地開催，副：オンライン開催） |
［奨励講演］vhost-userにおけるキャッシュ作用の究明に向けた包括的評価 ○竹谷大地・川島龍太（名工大）・中山裕貴・林 經正（ボスコ・テクノロジーズ）・松尾啓志（名工大） ICM2022-18 |
AI 技術を活用したネットワーク運用の自律化に向けて，各種ネットワーク機能を高度な管理基盤上で構築・展開するシステム体系... [more] | ICM2022-18 pp.42-47 |
| ICD | 2017-04-20 10:35 |
東京 | 機械振興会館 | ［依頼講演］2Xnm世代以降のトランジスタに向けた，高速且つ低消費電力動作する不揮発性STT-MRAM用MTJ素子の開発 ○才田大輔・柏田沙織・矢ヶ部恵弥・大坊忠臣・伊藤順一・野口紘希・安部恵子・藤田 忍（東芝）・福本三芳・三輪真嗣・鈴木義茂（阪大） ICD2017-2 |
[more] | ICD2017-2 pp.5-9 |
| SDM | 2016-01-28 15:20 |
東京 | 機械振興会館 | ［招待講演］次世代垂直磁化MTJを用いた高速・低消費電力のキャッシュメモリ階層技術を持つノーマリーオフプロセッサ ○池上一隆・野口紘希・高谷 聡・鎌田親義・天野 実・安部恵子・櫛田桂一・北川英二・落合隆夫・下村尚治・才田大輔・川澄 篤・原 浩幸・伊藤順一・藤田 忍（東芝） SDM2015-126 |
MTJをキャッシュメモリに応用することで、プロセッサの消費電力を大幅に低減することが期待されている。しかし、10 ns以... [more] | SDM2015-126 pp.27-30 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2015-12-03 10:50 |
長崎 | 長崎県勤労福祉会館 | DVFS下のL1 High Power/Low Powerキャッシュ切替による消費エネルギー削減 ○齋藤 郁・小林良太郎（豊橋技科大）・嶋田 創（名大） CPSY2015-72 |
キャッシュメモリは，CPUとメインメモリのアクセス速度の差を埋めるために用いられ，昨今のCPUを構成する上で必要不可欠な... [more] | CPSY2015-72 pp.63-68 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2015-12-03 14:10 |
長崎 | 長崎県勤労福祉会館 | キャッシュヒット率の向上のための基本ブロックのアドレスオフセットの探索 ○後藤潤哉・石浦菜岐佐（関西学院大） VLD2015-74 DC2015-70 |
本稿では, プログラムの基本ブロックの前にキャッシュブロックサイズよりも細かい単位でオフセットを挿入することにより, 命... [more] | VLD2015-74 DC2015-70 pp.237-241 |
| DC, CPSY (共催) |
2015-04-17 13:00 |
東京 | 明治大学中野キャンパス 高層棟3F, 312教室 | グラフ処理向けCGRA in Cacheの提案 ○竹内昌平・TRAN Thi Hong・高前田伸也・中島康彦（奈良先端大） CPSY2015-7 DC2015-7 |
近年，グラフ処理の高速化や低電力化を目的としたCGRAが提案されている．しかし，CGRAは汎用プロセッサとは別にバスを介... [more] | CPSY2015-7 DC2015-7 pp.37-41 |
| SDM | 2015-01-27 14:50 |
東京 | 機械振興会館 | ［招待講演］次世代垂直磁化MTJと非対称磁場補正技術を用いたキャッシュメモリ向け低電力高密度STT-MRAM ○池上一隆・野口紘希・鎌田親義・天野 実・安部恵子・櫛田桂一・落合隆夫・下村尚治・板井翔吾・才田大輔・田中千加・川澄 篤・原 浩幸・伊藤順一・藤田 忍（東芝） SDM2014-142 |
近年のプロセッサにおける性能向上はキャッシュメモリの増大に頼っている。しかしながら、従来のキャッシュメモリでは、SRAM... [more] | SDM2014-142 pp.29-32 |
| MRIS, ITE-MMS (連催) |
2014-10-03 09:30 |
新潟 | 柏崎エネルギーホール、新潟 | 携帯端末のキャッシュメモリ用途を目指した垂直磁化MTJの開発 ○才田大輔・下村尚治・北川英二・鎌田親義・矢ヶ部 恵・大沢裕一・藤田 忍・伊藤順一（東芝） MR2014-18 |
東芝では，スマートフォン等の携帯機器に搭載されているL2, L3キャッシュメモリにSTT-MRAMを用いることで，SRA... [more] | MR2014-18 pp.27-31 |
| CPSY | 2012-10-12 16:20 |
広島 | 広島大学 | グラフ解析ワークロードのキャッシュ適合性 ○田邊 昇（東芝）・冨森苑子・高田雅美・城 和貴（奈良女子大） CPSY2012-42 |
Graph500ベンチマークはビッグデータ解析のベンチマークとも言われており，近年注目を集めている．本報告ではGraph... [more] | CPSY2012-42 pp.67-72 |
| KBSE, SS (共催) |
2012-07-28 14:20 |
北海道 | 公立はこだて未来大学 | 配列の次元を考慮した大域ロード命令集約 ○澄川靖信・滝本宗宏（東京理科大） SS2012-29 KBSE2012-31 |
現在のプロセッサは，プロセッサの演算速度に比べて低速なメモリと，メモリより高速なキャッシュメモリを備えていることが多い．... [more] | SS2012-29 KBSE2012-31 pp.115-119 |
| ICD, IE, SIP (共催) IPSJ-SLDM (連催) [詳細] |
2011-10-25 15:05 |
宮城 | 一の坊（仙台） | キャッシュウェイ割り当てとコード配置の同時最適化によるメモリアクセスエネルギーの削減 ○高田純司（九大）・石原 亨（京大）・井上弘士（九大） SIP2011-76 ICD2011-79 IE2011-75 |
本稿ではシングルコアプロセッサで実行されるマルチタスクにおいて，キャッシュウェイの割り当てとコード配置を同時に最適化する... [more] | SIP2011-76 ICD2011-79 IE2011-75 pp.89-94 |
| VLD | 2011-03-02 14:00 |
沖縄 | 沖縄県男女共同参画センター | 柔軟な置換ポリシをもつ2階層キャッシュの正確で高速なシミュレーション手法 ○多和田雅師・柳澤政生・大附辰夫・戸川 望（早大） VLD2010-118 |
通常，多階層キャッシュにおいてL1キャッシュは置換ポリシとしてLRUを持つが，下位階層のキャッシュの置換ポリシはハードウ... [more] | VLD2010-118 pp.13-18 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2010-11-30 09:30 |
福岡 | 九州大学医学部百年講堂 | FIFOをキャッシュ置換ポリシとする正確なキャッシュ構成シミュレーションの高速化 ○多和田雅師・柳澤政生・大附辰夫・戸川 望（早大） VLD2010-64 DC2010-31 |
一般にプロセッサのキャッシュ構成はセット数，ブロックサイズ，連想度のパラメータが存在する．組込みシステムでは対象とするア... [more] | VLD2010-64 DC2010-31 pp.55-60 |
| CPSY, DC (共催) IPSJ-SLDM, IPSJ-EMB, IPSJ-UBI, IPSJ-MBL (併催) (連催) [詳細] |
2010-03-27 14:50 |
東京 | 八丈シーパークリゾート | タスクスイッチによって生じるキャッシュメモリの性能オーバーヘッドの定量的評価 ○芹澤光範（豊橋技科大）・杉原 真（豊橋技科大/JST） CPSY2009-85 DC2009-82 |
現在のコンピュータシステムにおいて，高速な処理を行うためのキャッシュメモリの導入及び，複数のタスクを切り替えながら実行す... [more] | CPSY2009-85 DC2009-82 pp.303-308 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2009-12-02 16:00 |
高知 | 高知市文化プラザ | 2階層キャッシュメモリにおけるシミュレーションベースのバス幅最適化手法 ○渡辺信太・戸川 望・柳澤政生・大附辰夫（早大） VLD2009-48 DC2009-35 |
本稿では組み込みアプリケーションを対象とし，2階層キャッシュメモリにおけるバス幅とキャッシュ構成のシミュレーションベース... [more] | VLD2009-48 DC2009-35 pp.43-48 |
| DC, CPSY, IPSJ-SLDM, IPSJ-EMB (共催) |
2009-03-05 15:15 |
新潟 | 佐渡島開発総合センター | Non-uniform Selective Way Cacheの動的制御による組込みプロセッサの省エネルギー化 ○石飛百合子・石原 亨・安浦寛人（九大） CPSY2008-90 DC2008-81 |
本稿はNon-uniform Selective Way Cache(NSWC)の動的ウェイ切り替えによる組 込みプロ... [more] |
CPSY2008-90 DC2008-81 pp.13-18 |
| DC, CPSY, IPSJ-SLDM, IPSJ-EMB (共催) |
2009-03-05 15:45 |
新潟 | 佐渡島開発総合センター | シングルサイクルアクセス可能な二階層キャッシュアーキテクチャ ○山口誠一朗・石原 亨・安浦寛人（九大） CPSY2008-91 DC2008-82 |
組込みプロセッサのメモリサブシステムの消費エネルギーを削減するために，プロセッサコアとL1キャッシュメモリ（以下，キャッ... [more] | CPSY2008-91 DC2008-82 pp.19-24 |
| ICD, IPSJ-ARC (共催) |
2008-05-14 17:30 |
東京 | 日立中央研究所 | チップマルチプロセッサにおけるメモリ負荷変動の定量的解析 ○山口光章・井上弘士・村上和彰（九大） |
複数コアを1 チップに搭載するチップマルチプロセッサ(CMP) が注目されている．CMP では，チップ内並列処理により高... [more] | ICD2008-37 pp.111-116 |
[研究会発表申込システムのトップページに戻る]