Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380
[TOP] | [2008] | [2009] | [2010] | [2011] | [2012] | [2013] | [2014] | [Japanese] / [English]
CPSY2011-54
WEBアプリに用いるFPGA用IP：TCP/IP回路
○藤田琴子・ベルグシュタイン ナダヴ・田向 権・関根優年（東京農工大）
pp. 1 - 6
CPSY2011-55
シフトレジスタを用いた音声合成回路における声道形状の決定
○眞鍋慧太・上垣利果・田向 権・関根優年（東京農工大）
pp. 7 - 12
CPSY2011-56
子音・母音認識システムにおける音声前処理回路
○岡本佳太・田向 権・関根優年（東京農工大）
pp. 13 - 18
CPSY2011-57
同期シフトデータ転送による2次元アレイ型トラッキングハードウェア
○内苑孝俊・大作一矢・露木明宣・Zhu Li・富岡洋一・北澤仁志（東京農工大）
pp. 19 - 24
CPSY2011-58
階層型画像特徴の学習機能を有する画像認識システム
○有泉政博・小笠原 麦・田向 権・関根優年（東京農工大）
pp. 25 - 30
CPSY2011-59
分割MTMDDs for CFマシンについて
○中原啓貴（鹿児島大）・笹尾 勤・松浦宗寛（九工大）
pp. 31 - 36
CPSY2011-60
優先度付きSMTプロセッサにおけるリアルタイム処理用IPC制御機構
○金田健佑・松本康平・山崎信行（慶大）
pp. 37 - 42
CPSY2011-61
ITRON仕様OSのマルチスレッドプロセッサ拡張
○上田陸平・藤井 啓・千代浩之・松谷宏紀・山崎信行（慶大）
pp. 43 - 48
CPSY2011-62
多電源可変パイプラインルータにおける電源ドメインサイズの解析
○中村武雄・松谷宏紀（慶大）・鯉渕道絋（NII）・宇佐美公良（芝浦工大）・天野英晴（慶大）
pp. 49 - 54
CPSY2011-63
インピーダンス・リコンフィギュレーションによる超高速信号の信号品質改善の提案
○安永守利・島田弘基・秋田翔平・安達拓也・石嶋秀敏・栗原佑輔（筑波大）
pp. 55 - 60
CPSY2011-64
トラフィック解析によるオンチップルータのバンド幅制御
○山崎大輝・松谷宏紀・山崎信行（慶大）
pp. 61 - 66
CPSY2011-65
リコンフィギャラブルプロセッサSTPを用いた省電力ネットワークトポロジの高速近似解法
○平尾明子・竹下秀俊・米津 遥・岡本 聡・山中直明（慶大）
pp. 67 - 72
CPSY2011-66
マルチメディア処理に向けたリコンフィギュラブルプロセッサの実現と評価
○林 明日香・山本修一郎・前島英雄（東工大）
pp. 73 - 76
CPSY2011-67
動的再構成可能なSU(3)スピン回路を用いたロボット制御中枢の設計
○山崎優作・鈴木拓也・田向 権・関根優年（東京農工大）
pp. 77 - 82
CPSY2011-68
移動型ロボットに統合する知能処理回路
○鈴木拓也・山崎優作・田向 権・関根優年（東京農工大）
pp. 83 - 88
CPSY2011-69
アセンブリコードを中間表現とする高位合成における関数の併合
○高島史明・石浦菜岐佐・織野真琴（関西学院大）・冨山宏之（立命館大）・神原弘之（京都高度技研）
pp. 89 - 94
CPSY2011-70
ソフトウェアと再リンク可能なハードウェアの高位合成
○織野真琴・石浦菜岐佐（関西学院大）・冨山宏之（立命館大）・高島史明（関西学院大）・神原弘之（京都高度技研）
pp. 95 - 100
CPSY2011-71
UMLモデル図からハードウェアを設計する手法による実証実験と評価
○狩野大樹・山崎亮太（東海大）・清水尚彦（東海大/IP ARCH）
pp. 101 - 106
CPSY2011-72
Interconnect Reduction in Binding Procedure of HLS
○Hao Cong・Song Chen・Takeshi Yoshimura（Waseda Univ.）
pp. 107 - 109
CPSY2011-73
SD数演算を用いた剰余数系－重み数系変換アルゴリズム
○新井聖哉・田中勇樹・魏 書剛（群馬大）
pp. 111 - 116
CPSY2011-74
2分木構造の剰余SD数演算を用いた算術演算エラー検出回路
○劉 茜・茂木和弘・魏 書剛（群馬大）
pp. 117 - 121
CPSY2011-75
CUDA実装された共通鍵ブロック暗号のための性能予測モデルの検討
○西川尚紀・岩井啓輔・黒川恭一（防衛大）
pp. 123 - 128
CPSY2011-76
Rubyを用いた分散GPGPUフレームワーク『ParaRuby』の開発と評価
○中村 涼・吉見真聡・三木光範（同志社大）
pp. 129 - 134
CPSY2011-77
分散PCグリッドシステムの実装とその評価
○梅本潤志・榎原博之・于 文龍（関西大）
pp. 135 - 140
CPSY2011-78
3次元FPGAアレイHPCシステムへの数値演算回路の実装評価
○高橋健一・黎 江・集 祐介・嶋崎俊輔・田向 権・関根優年（東京農工大）
pp. 141 - 146
CPSY2011-79
PC-FPGA複合クラスタにおける部分再構成とその応用
○尾崎 亮・上嶋 明・小畑正貴（岡山理科大）
pp. 147 - 152
CPSY2011-80
0.18μmプロセス光再構成型ゲートアレイVLSI
○渡邊貴弘・渡邊 実（静岡大）
pp. 153 - 156
CPSY2011-81
再構成速度調整アナログビットを含む光再構成型ゲートアレイのレーザアレイ故障からの復旧試験
○余座貴志・渡邊 実（静岡大）
pp. 157 - 161
CPSY2011-82
MOSダブルゲート/CNTトランジスタを用いた再構成可能な論理回路とパターン面積の検討
○林 隆程・渡辺重佳（湘南工科大）
pp. 163 - 168
注： 本技術報告は査読を経ていない技術報告であり，推敲を加えられていずれかの場に発表されることがあります．