Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380
[TOP] | [2009] | [2010] | [2011] | [2012] | [2013] | [2014] | [2015] | [Japanese] / [English]
VLD2012-107
再構成可能デバイスMPLDのアーキテクチャ評価
○山下智也・稲木雅人・谷川一哉・弘中哲夫（広島市大）・石黒 隆（太陽誘電）
pp. 1 - 6
VLD2012-108
Altera FPGAにおけるGALS-NoCとその設計手法
○方波見英基・齋藤 寛（会津大）
pp. 7 - 12
VLD2012-109
配線領域を分割した三次元FPGAの一提案
○岩井佑介・趙 謙・尼崎太樹・飯田全広・久我守弘・末吉敏則（熊本大）
pp. 13 - 18
VLD2012-110
異なるビット幅を扱う浮動小数点データストリーム圧縮ハードウェアの性能評価
○上野知洋・高野芳彰・佐野健太郎・山本 悟（東北大）
pp. 19 - 24
VLD2012-111
並列インデックス生成器を用いたIPv6検索アーキテクチャに関して
○中原啓貴（鹿児島大）・笹尾 勤・松浦宗寛（九工大）
pp. 25 - 30
VLD2012-112
DC-DCコンバータ制御用ニューラルネットワークのFPGA実装
○山邉芳彦・元村正志・山下健太郎・丸田英徳・柴田裕一郎・小栗 清・黒川不二雄（長崎大）
pp. 31 - 36
VLD2012-113
［招待講演］ノーマリーオフコンピューティングへの挑戦
○中村 宏（東大）
p. 37
VLD2012-114
SD数の2値符号化による算術演算回路の最適化設計と性能評価
○小林拓矢・茂木和弘・魏 書剛（群馬大）
pp. 39 - 44
VLD2012-115
SD数演算を用いたRSA暗号処理回路の設計と性能評価
○浅岡隼一・田中勇樹・魏 書剛（群馬大）
pp. 45 - 50
VLD2012-116
パワースイッチ駆動回路の自動生成と実装設計における評価
○宮内 誠・工藤 優・宇佐美公良（芝浦工大）
pp. 51 - 56
VLD2012-117
Cコンパイラの算術最適化のランダムテストにおける式生成の強化
○永井絵里子・橋本淳史・石浦菜岐佐（関西学院大）
pp. 57 - 62
VLD2012-118
オンチップ・リークモニタによるランタイム・パワーゲーティングの制御にむけた損益分岐点の評価
○松永健作・工藤 優（芝浦工大）・太田雄也，小西奈緒（芝浦工大）・天野英晴（慶大）・坂本龍一・並木美太郎（東京農工大）・宇佐美公良（芝浦工大）
pp. 63 - 68
VLD2012-119
機械語の複数部分を高速化するCPU密結合型ハードウェアアクセラレータ
○佐竹俊亮・石浦菜岐佐・田村真平（関西学院大）・冨山宏之（立命館大）・神原弘之（京都高度技研）
pp. 69 - 73
VLD2012-120
薄膜BOX-SOIにおける基板バイアス効果を利用した動的なマルチVth設計の検討
○網代慎也・工藤 優・宇佐美公良（芝浦工大）
pp. 75 - 80
VLD2012-121
最小コストフローを用いた，指定長配線の改良手法
○山根一夫・藤吉邦洋（東京農工大）
pp. 81 - 86
VLD2012-122
AllianceEDAツールセットとディープサブミクロンプロセス対応ラムダルールベースセルライブラリによるRohm0.18umチップ試作検証 ～ 配置配線ツールの試行 ～
○細川達也・清水尚彦（東海大）
pp. 87 - 92
VLD2012-123
リング接続を利用しデータ移動を最小限にするアクセラレータの提案
○関 賀・姚 駿・中島康彦（奈良先端大）
pp. 93 - 98
VLD2012-124
優先度逆転を考慮した優先度付きオンチップネットワークの設計と実装
○石田 匠・山崎大輝・谷口将一・水頭一壽・松谷宏紀・山崎信行（慶大）
pp. 99 - 104
VLD2012-125
FPGA-based Implementation of Sliding-Window Aggregates over Disordered Data Streams
○Yasin Oge・Masato Yoshimi（Univ. of Electro-Comm.）・Takefumi Miyoshi（e-trees）・Hideyuki Kawashima（Univ. of Tsukuba）・Hidetsugu Irie・Tsutomu Yoshinaga（Univ. of Electro-Comm.）
pp. 105 - 110
VLD2012-126
分散リアルタイムシステムにおける消費電力量を抑えるパケット転送手法
○久村雄輔・吉住 修・水頭一壽・松谷宏紀・山崎信行（慶大）
pp. 111 - 116
VLD2012-127
ExpEtherを用いた単一ホスト構成マルチGPUシステムと複数ホスト構成との比較
○野村鎮平・中浜徹也（慶大）・樋口淳一・林 佑樹・吉川隆士（NEC）・天野英晴（慶大）
pp. 117 - 122
VLD2012-128
ホストから複数リンクを用いた低遅延ネットワークトポロジ
○河野隆太（慶大）・藤原一毅（NII）・松谷宏紀・天野英晴（慶大）・鯉渕道紘（NII）
pp. 123 - 128
VLD2012-129
画像処理用ラインバッファの高位合成系向けライブラリ化設計
○荒川尚久・泉 知論（立命館大）
pp. 129 - 134
VLD2012-130
A Channel-based Communication/Synchronization Model for SW-HW Multitasking on Dynamically Partially Reconfigurable FPGAs
○Krzysztof Jozwik・Shinya Honda・Masato Edahiro（Nagoya Univ.）・Hiroyuki Tomiyama（Ritsumeikan Univ.）・Hiroaki Takada（Nagoya Univ.）
pp. 135 - 140
VLD2012-131
UML図を用いた設計検証の自動化手法の開発
○狩野大樹（東海大）・清水尚彦（東海大/IP ARCH）
pp. 141 - 146
VLD2012-132
FPGAアクセラレータと高位合成系を用いた瞳検出手法の実装
○土肥慶亮・柴田裕一郎・小栗 清（長崎大）
pp. 147 - 152
VLD2012-133
FPGAアクセラレータと高位合成系を用いた三次元ステンシル計算の実装
○中村芳大・土肥慶亮・柴田裕一郎・小栗 清（長崎大）
pp. 153 - 158
VLD2012-134
メッシュ接続FPGAアレーを用いた高性能ステンシル計算機の設計と実装
○小林諒平・高前田(山崎) 伸也・吉瀬謙二（東工大）
pp. 159 - 164
VLD2012-135
FPGAクラスタによる格子ボルツマン法専用計算機の実装と性能評価
○高野芳彰・鈴木隼人・千葉諒太郎・佐野健太郎・山本 悟（東北大）
pp. 165 - 170
注： 本技術報告は査読を経ていない技術報告であり，推敲を加えられていずれかの場に発表されることがあります．