お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Ｃの同時投稿施策(掲載料1割引き)について
お知らせ 参加費の返金について
電子情報通信学会 研究会発表申込システム
研究会 開催プログラム		 技報閲覧サービス
[ログイン]
技報アーカイブ
 トップ  戻る   / [HTML] / [HTML(simple)] / [TEXT]  [Japanese] / [English] 


VLSI設計技術研究会（VLD） [schedule] [select]
専門委員長 桜井 祐市 (日立)
副委員長 冨山 宏之 (立命館大)
幹事 笹川 幸宏 (ソシオネクスト)， 瀬戸 謙修 (熊本大)
幹事補佐 西元 琢真 (日立)， 田中 亜実 (立命館大)， 小田川 真之 (日本ケイデンスデザインシステムズ)

リコンフィギャラブルシステム研究会（RECONF） [schedule] [select]
専門委員長 山口 佳樹 (筑波大／熊本大)
副委員長 井口 寧 (北陸先端大)， 泉 知論 (立命館大)
幹事 山田 裕 (東芝)， 佐藤 幸紀 (豊橋技科大)
幹事補佐 竹村 幸尚 (インテル)， 長名 保範 (熊本大)

日時 2025年 1月16日(木)　09:00 - 17:25
2025年 1月17日(金)　09:00 - 17:30
議題 FPGA 応用および一般 
会場名 キオクシア株式会社 横浜テクノロジーキャンパス フラグシップ棟２F（イベントスペース） 
住所 〒247-8585 神奈川県横浜市栄区笠間2-5-1
交通案内 大船駅の笠間口を出て信号を渡り、グランシップ沿いの歩道を歩く。 バスターミナルの奥が入口。
https://www.ieice.org/~vld/2024/KIOXIA_AccessMap.pdf
参加費に
ついて		 この開催は「技報完全電子化」研究会です．参加費（VLD研究会, RECONF研究会）についてはこちらをご覧ください．
参加費支払い手続き期限 本研究会はハイブリッド開催です．準備の都合上，原則として開催の3日前までに受付を終了しますので，「参加費について」の聴講参加費または年間登録費のリンクからお早めにお手続きください．当日会場での現金受付はございません．なお，会議用URLなどは研究会幹事からご案内します．
  会場へは，マップに示す入口からお入り下さい（正門からは入れません）
オンライン開催聴講申込 こちらのフォームからお申し込みください．

1月16日(木) 午前  VLD1
09:00 - 10:15
(1) 09:00-09:25 縦型ナノワイヤトランジスタを用いた論理ゲート構造の検討 ○中村玄汰（九大）・冨岡克広（北大）・井上弘士（九大）
(2) 09:25-09:50 能動学習とハイパーパラメータの適応的更新を用いたイベント単位で正確なビット反転識別手法 ○安田隆一・高見一総・五味唯美（京大）・竹内浩造（JAXA）・橋本昌宜（京大）
(3) 09:50-10:15 貪欲法を用いた表面符号向けエラー訂正復号器のRTLと動作合成によるASICへの実装 ○青山　連（京都工繊大）・門本淳一郎（東大）・小林和淑（京都工繊大）
  10:15-10:30 休憩　（ 15分 ）
1月16日(木) 午後  RECONF1
10:30 - 11:45
(4) 10:30-10:55 時系列データを対象とする分位点探索のFPGA実装 ○河内　陸・佐藤幸紀（豊橋技科大）
(5) 10:55-11:20 積分画像による重心計算を用いた物体追跡システムのFPGA実装 ○原　佑輔・福間慎治（福井大）
(6) 11:20-11:45 FPGA実装を対象としたオンライン計算向け連立一次方程式ソルバの安定化手法 ○大本裕真・周東裕也・窪田昌史・弘中哲夫（広島市大）
  11:45-13:00 昼休憩　（ 75分 ）
1月16日(木) 午後  招待講演（VLD）
13:00 - 14:00
(7) 13:00-14:00 ［招待講演］フラッシュメモリおよびメモリ搭載システムの回路技術 ○志賀　仁（キオクシア）
  14:00-14:15 休憩　（ 15分 ）
1月16日(木) 午後  VLD2
14:15 - 15:55
(8) 14:15-14:40 CBAを用いた3次元フラッシュメモリ向け概略配線 ○下田将之・高橋篤司（Science Tokyo）・栁平康輔・平井美紀子（キオクシア）・渡邉寿和・岩澤利光（キオクシアシステムズ）・児玉親亮（キオクシア）
(9) 14:40-15:05 プロセスばらつきを考慮した交互最小化を用いたソースマスク最適化 ○倉持匡希・小平行秀（会津大）・高橋篤司（Science Tokyo）・児玉親亮（キオクシア）
(10) 15:05-15:30 一般化並列カウンタのチェーン状接続によるコンプレッサツリーの効率的FPGA実装 ○野田　麦・石浦菜岐佐（関西学院大）
(11) 15:30-15:55 RTOS利用システムのフルハードウェア化におけるPythonによるハードウェア設計 ○志賀　光・石浦菜岐佐（関西学院大）・冨山宏之（立命館大）・神原弘之（京都高度技研）
  15:55-16:10 休憩　（ 15分 ）
1月16日(木) 午後  RECONF2
16:10 - 17:25
(12) 16:10-16:35 量子誤り訂正むけFPGAクラスタのためのパケットアグリゲータの開発 ○佐方美月・長名保範（熊本大）
(13) 16:35-17:00 Preliminary evaluation of FPGA-based syndrome subgraph decoder for quantum error correction ○Prasoon Ambalathankandy・Werner Florian Samayoa・Jan Erik Reinhard Wichmann（RIKEN RCCS）・Yukito Taguchi・Yuichiro Shibata（Nagasaki Univ）・Kentaro Sano（RIKEN RCCS）
(14) 17:00-17:25 量子エラー訂正のためのUnion-FindデコーダのFPGA実装に関する検討 ○田口友紀人（長崎大）・Jan Erik Reinhard Wichmann・Prasoon Ambalathankandy（理研）・眞邉泰斗・柴田裕一郎（長崎大）・佐野健太郎（理研）
1月17日(金) 午前  RECONF3
09:00 - 10:15
(15) 09:00-09:25 AI の基盤としての半導体を理解させるためのデザインハッカソン ○後藤隆雄・新田見瑞穂・天野英晴・小菅敦丈・御手洗勇輝・Jiawei Yu・潘　宇軒・池田　誠（東大）
(16) 09:25-09:50 産業機器のエッジ制御のための“LAXER-SoC”用CPU”松竹V” ○松永大輝・竹岡尚三（アックス）
(17) 09:50-10:15 単一命令セットコンピュータのFPGA実装とOpenLane実装の比較 ○オチルツォグト アリヤ（筑波大・産総研）・堀　洋平・片下敏宏・日置雅和（産総研）・金澤健治（筑波大）
  10:15-10:30 休憩　（ 15分 ）
1月17日(金) 午後  VLD3
10:30 - 11:45
(18) 10:30-10:55 超解像ハードウェアに向けたパッチベース型ニューラルネットワークの構成 ○木伏純也・範　公可（電通大）
(19) 10:55-11:20 シストリックアレイを用いた畳み込みニューラルネットワークのハードウェア化に関する研究 ○小黒　柊・範　公可（電通大）
(20) 11:20-11:45 Winogardアルゴリズムを用いたCNNアクセラレーターの構成 ○齋藤香太・範　公可（電通大）
  11:45-13:00 昼休憩　（ 75分 ）
1月17日(金) 午後  招待講演（RECONF）
13:00 - 13:40
(21) 13:00-13:40 ［招待講演］フラッシュメモリの読み書きによるCPU処理再現の試み ○日下雅博
  13:40-13:55 休憩　（ 15分 ）
1月17日(金) 午後  RECONF4
13:55 - 15:35
(22) 13:55-14:20 RIKEN CGRA向けステンシル計算用プログラマブルバッファの導入と評価 ○岡田拓実・長名保範・飯田全広（熊本大）・Boma Adhi・佐野健太郎（理研）・Omar Ragheb・Jason Anderson（トロント大）
(23) 14:20-14:45 QEMUを用いた再構成可能仮想アクセラレータ (ReVA) のエミュレーション環境の構築 ○粥川　薫・川合隼矢・矢口一基（東京農工大）・長名保範（熊本大）・三好健文（わさらぼ合同会社）・中條拓伯（東京農工大）
(24) 14:45-15:10 超汎用SoCのための周辺機器専用アーキテクチャの自己キャリブレーションへの適用 ○篠崎日比樹・山脇　彰（九工大）
(25) 15:10-15:35 eFPGA IP向けPAE Cellを用いたヘテロ構造クラスタの提案と評価 ○佐々木龍也・岩崎凌大・瀬戸謙修・飯田全広（熊本大）
  15:35-15:50 休憩　（ 15分 ）
1月17日(金) 午後  VLD4
15:50 - 17:30
(26) 15:50-16:15 Graph Neural NetworkによるFPGA配線処理の一検討 ○徳石和樹・木山真人・尼崎太樹・瀬戸謙修（熊本大）
(27) 16:15-16:40 連続量量子鍵配送における非二値LDPCを用いた誤り訂正技術のFPGA実装 ○ウェイ カイジ（慶大）・デワンシユ ガルガ（Blueqat Inc.）・永井隆太郎（SCSK Corp.）・友野孝夫（慶大）・天野英晴（東大）
(28) 16:40-17:05 FPGAに対するクロック専用配線を用いないクロック分配手法 ○小倉歩武・渡邊　実・渡邊誠也（岡山大）
(29) 17:05-17:30 ダイナミック光再構成型ゲートアレイVLSIの構成回路の放射線劣化 ○大橋聖司・渡邊　実・渡邊誠也（岡山大）

講演時間
一般講演発表 20 分 ＋ 質疑応答 5 分

問合先と今後の予定
VLD VLSI設計技術研究会（VLD）   [今後の予定はこちら]
問合先 笹川 幸宏 （ソシオネクスト） 
お知らせ ◎VLD研究会ホームページもご覧下さい．
http://www.ieice.org/~vld/
RECONF リコンフィギャラブルシステム研究会（RECONF）   [今後の予定はこちら]
問合先 委員長： 山口 佳樹 （筑波大学／熊本大学） 
お知らせ ◎RECONF研究会ホームページもご覧下さい．
http://www.ieice.org/~reconf/
◎情報交換の場として研究会公式Slackを用意しています。下記リンクから自由に参加できます。
https://join.slack.com/t/reconfworkspace/shared_invite/zt-v3qeynk3-RsInu4wdjqU2t_ysqWvagg


Last modified: 2024-11-20 00:20:19


ご注意： 迷惑メール対策のためメールアドレスの一部の文字を置換しております．ご了承ください．
[この開催に関する講演論文リストをダウンロードする] ※ こちらのページの最下にあるダウンロードボタンを押してください
 
[研究会資料インデックス(vol. no.ごとの表紙と目次)]
 
[研究会発表・参加方法，FAQ] ※ ご一読ください
 
[VLD研究会のスケジュールに戻る]   /   [RECONF研究会のスケジュールに戻る]   /  
 
 トップ  戻る   / [HTML] / [HTML(simple)] / [TEXT]  [Japanese] / [English] 

[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]
IEICE / 電子情報通信学会