研究会 |
発表日時 |
開催地 |
タイトル・著者 |
抄録 |
資料番号 |
ICD, HWS (共催) |
2023-10-31 15:00 |
三重 |
いせシティプラザ (ハイブリッド開催,主:現地開催,副:オンライン開催) |
セキュリティ向け三次元積層チップ の検討 ○門田和樹・長谷川陸宇・三木拓司・永田 真(神戸大) HWS2023-57 ICD2023-36 |
2.5次元/三次元パッケージング技術は、1つのパッケージに複数のICチップを実装する方法として注目されている。これらの技... [more] |
HWS2023-57 ICD2023-36 pp.16-19 |
SDM |
2021-02-05 14:25 |
ONLINE |
オンライン開催 |
[招待講演]1umピッチCu-Cu接続に対する接合ずれの影響 ○香川恵永・上林拓海・羽根田雅希・藤井宣年・古瀬駿介・橋口日出登・平野智之・岩元勇人(ソニーセミコンダクタソリューションズ) SDM2020-58 |
良好な電気特性と信頼性を有する1umピッチのCu-Cu接続が実現され、同時に、Cuパッド間の接合ずれが特性に与える影響に... [more] |
SDM2020-58 pp.15-18 |
SDM |
2021-02-05 16:40 |
ONLINE |
オンライン開催 |
[招待講演]3D冗長とWafer-on-Wafer(WOW) テクノロジを用いたBumpless-Build-Cube(BBCube) ○菅谷慎二・中條徳男・作井康司・良尊弘幸・中村友二・大場隆之(東工大) SDM2020-61 |
縦方向にメモリブロックを入れ替える”3D冗長”のアプリケーションとしてBBCubeへの応用を示す.既存のknown-go... [more] |
SDM2020-61 pp.27-32 |
MSS, CAS, SIP, VLD (共催) |
2020-06-18 14:25 |
ONLINE |
オンライン開催 |
3次元積層チップの発熱時における熱過渡解析と温度制御回路の設計 ○笈川智秋・宇佐美公良(芝浦工大) CAS2020-9 VLD2020-9 SIP2020-25 MSS2020-9 |
LSIの集積度を向上させる技術として、LSIチップの3次元積層技術がある。3次元積層技術は製造プロセスの微細化によらずL... [more] |
CAS2020-9 VLD2020-9 SIP2020-25 MSS2020-9 pp.47-52 |
SDM |
2020-02-07 14:55 |
東京 |
東京大学/本郷キャンパス工学部4号館3階42講義室(419号室) |
[招待講演]異種デバイスの高密度実装用極薄接合材料 ○茅場靖剛・中村雄三・鎌田 潤・河関孝志・高村一夫(三井化学) SDM2019-95 |
Cu-Cu接合を用いた異種デバイス実装用の新規極薄接合材料の開発を行った。本接合材料は熱硬化後にSiO2、SiN、SiC... [more] |
SDM2019-95 pp.31-34 |
VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2017-11-07 09:50 |
熊本 |
くまもと県民交流館パレア |
Face-down積層型3次元FPGAの性能評価 ○明石啓司郎・尼崎太樹・趙 謙・飯田全広・久我守弘・末吉敏則(熊本大) RECONF2017-42 |
次元FPGA(Field programmable Gate Array) は微細化とは異なる方法で集積度,遅延を改善す... [more] |
RECONF2017-42 pp.31-36 |
VLD, DC (共催) CPM, ICD, IE (共催) CPSY, RECONF (併催) [詳細] |
2016-11-29 10:55 |
大阪 |
立命館大学大阪いばらきキャンパス |
3次元FPGA向け消費電力解析ツール ○池邊雅登・趙 謙・尼崎太樹・飯田全広・久我守弘・末吉敏則(熊本大) RECONF2016-46 |
近年は微細化によらず集積度を高める技術として3 次元積層技術が注目を集めている.
しかし,垂直配線に用いられるTSV(... [more] |
RECONF2016-46 pp.35-40 |
VLD, CAS, MSS, SIP (共催) |
2016-06-17 15:30 |
青森 |
弘前市立観光館 |
三次元集積回路の熱解析 ○古見 薫・今井 雅・新岡七奈子・黒川 敦(弘前大) CAS2016-32 VLD2016-38 SIP2016-66 MSS2016-32 |
三次元集積回路は複数チップを積層することから,薄い平面の1チップ集積回路に比べて放熱がしにくく,チップの温度が上昇してし... [more] |
CAS2016-32 VLD2016-38 SIP2016-66 MSS2016-32 pp.173-178 |
VLD, CPSY, RECONF (共催) IPSJ-SLDM, IPSJ-ARC (共催) (連催) [詳細] |
2016-01-20 09:00 |
神奈川 |
慶應義塾大学 日吉キャンパス |
三次元積層チップにおける電力消費に伴う発熱温度の実チップ評価 ○和田達矢・宇佐美公良(芝浦工大) VLD2015-87 CPSY2015-119 RECONF2015-69 |
LSIの三次元積層技術における問題点の1つである発熱について、積層構造によるチップの発熱温度への影響を解析するため、複数... [more] |
VLD2015-87 CPSY2015-119 RECONF2015-69 pp.85-90 |
RECONF |
2015-06-19 12:00 |
京都 |
京都大学 |
高速シリアル通信機構をもつ3次元FPGAの面積最適化 ○竹内悠登・趙 謙・尼崎太樹・飯田全広・久我守弘・末吉敏則(熊本大) RECONF2015-4 |
微細化に依存しないLSI(Large Scale Integration)の性能向上の手段として,3次元積層技術が注目さ... [more] |
RECONF2015-4 pp.17-22 |
RECONF, CPSY, VLD (共催) IPSJ-SLDM (連催) [詳細] |
2015-01-29 11:05 |
神奈川 |
慶應義塾大学 日吉キャンパス |
レイヤ間接続を削減した3次元FPGAアーキテクチャの検討 ○趙 謙・尼崎太樹・飯田全広・久我守弘・末吉敏則(熊本大) VLD2014-120 CPSY2014-129 RECONF2014-53 |
More than Mooreを代表する技術として3次元積層技術が注目を集めている.特にFPGAの3次元化は配線短縮,小... [more] |
VLD2014-120 CPSY2014-129 RECONF2014-53 pp.41-46 |
SDM |
2015-01-27 11:15 |
東京 |
機械振興会館 |
[招待講演]フラッシュランプアニール法による多結晶Ge tri-gateジャンクションレスp-/n-MOSFET動作の実証 ○臼田宏治・鎌田善巳・上牟田雄一・森 貴洋・小池正浩・手塚 勉(産総研) SDM2014-138 |
多結晶Siに比べて低温形成が可能な多結晶Geは、既存集積回路への熱負荷を抑制しつつ直接積層が可能で、3次元積層CMOS用... [more] |
SDM2014-138 pp.13-16 |
SDM |
2014-02-28 11:00 |
東京 |
機械振興会館 |
[招待講演]三次元積層向けウェハの裏面研削によるダメージ評価 ○水島賢子(富士通研/東工大)・金 永ソク(東工大/ディスコ)・中村友二(富士通研)・杉江隆一・橋本秀樹(東レリサーチセンター)・上殿明良(筑波大)・大場隆之(東工大) SDM2013-167 |
10 um以下まで薄化したウェハを用いたバンプレスの積層技術を開発している。極薄膜のデバイスを積層するには、裏面研削がS... [more] |
SDM2013-167 pp.13-18 |
VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2013-11-27 14:00 |
鹿児島 |
鹿児島県文化センター |
[招待講演]TSVを用いた3次元積層向け回路技術の開発 ○長田健一・古田 太・武田健一(日立) VLD2013-73 CPM2013-117 ICD2013-94 CPSY2013-58 DC2013-39 RECONF2013-41 |
3次元積層チップの性能を向上させる回路技術を開発した。シリコン貫通電極(TSV:Through Silicon Via)... [more] |
VLD2013-73 CPM2013-117 ICD2013-94 CPSY2013-58 DC2013-39 RECONF2013-41 pp.93-96(VLD), pp.55-58(CPM), pp.55-58(ICD), pp.1-4(CPSY), pp.93-96(DC), pp.13-16(RECONF) |
CPM |
2013-08-02 10:55 |
北海道 |
釧路生涯学習センターまなぼっと幣舞 |
シリコン貫通ビアに適用可能なナノ結晶組織を有するHfNx膜のバリヤ特性 ○佐藤 勝・武山真弓(北見工大)・青柳英二(東北大)・野矢 厚(北見工大) CPM2013-51 |
高性能な3次元LSIを実現するためには、シリコン貫通ビア配線(TSV)が重要な要素技術となる。我々は、TSVに適用できる... [more] |
CPM2013-51 pp.63-68 |
ICD, SDM (共催) |
2012-08-02 14:40 |
北海道 |
札幌市男女共同参画センター |
三次元積層LSIチップにおける基板ノイズの層間評価 ○高木康将・荒賀佑樹・永田 真(神戸大)・Geert Van der Plas・Jaemin Kim・Nikolaos Minas・Pol Marchal・Michael Libois・Antonio La Manna・Wenqi Zhang・Julien Ryckaert・Eric Beyne(IMEC) SDM2012-72 ICD2012-40 |
TSV を用いた三次元積層LSI チップを試作し、チップ内部のノイズ伝播を評価した。この試作チップは上層・下層の2層から... [more] |
SDM2012-72 ICD2012-40 pp.49-54 |
SDM |
2011-02-07 15:25 |
東京 |
機械振興会館 |
3次元積層技術における低温バンプレスTSVプロセス ○北田秀樹・前田展秀(東大)・藤本興治(大日本印刷)・水島賢子・中田義弘・中村友二(富士通研)・大場隆之(東大) SDM2010-224 |
低温プラズマCVDを用いたCu貫通ビア(TSV)製造のCu拡散の挙動を評価した。成膜温度が150℃の低温-PECVD法で... [more] |
SDM2010-224 pp.49-53 |
ICD |
2010-04-23 15:40 |
神奈川 |
湘南工大 |
[依頼講演]2Gb/s 1.8pJ/b/chip 128NANDフラッシュメモリチップ積層用誘導結合インタフェース ○齊藤美都子・三浦典之・黒田忠広(慶大) ICD2010-19 |
チップ128枚螺旋階段積層を用いて積層した。コントローラは8枚チップを貫通してリレー伝送し所望のメモリチップにアクセスす... [more] |
ICD2010-19 pp.99-102 |
ICD |
2009-12-15 17:00 |
静岡 |
静岡大学(浜松) |
誘導結合通信を用いた低消費電力・高性能三次元プロセッサの開発 ~ 90nm CMOSマルチコアプロセッサと65nm CMOS SRAMの三次元システム集積 ~ ○新津葵一(慶大/学振)・島崎靖久(慶大/ルネサステクノロジ)・杉森靖史・小浜由範・春日一貴(慶大)・野々村 到(ルネサステクノロジ)・佐圓 真・小松成亘・長田健一・入江直彦(日立)・服部俊洋・長谷川 淳(ルネサステクノロジ)・黒田忠広(慶大) ICD2009-105 |
90nm CMOSプロセッサ上に、65nm CMOS SRAMを積層し、誘導結合を用いた三次元LSIシステムを構築した。... [more] |
ICD2009-105 pp.163-168 |
ITE-ME, ITE-AIT, ITE-BCT, IE (共催) |
2009-11-20 10:50 |
福岡 |
九州産業大学 |
3D-Weighted Filtering for the 1/f Noise Reduction on CMOS Image Sensor ○Kunsu Hwang・Toshihiro Nishimura(Waseda Univ.) IE2009-116 |
[more] |
IE2009-116 pp.101-106 |