| 電子情報通信学会 研究会発表申込システム 研究会 開催スケジュール |
技報閲覧サービス [ログイン] 技報アーカイブ |
すべての研究会開催スケジュール (検索条件: すべての年度)
| 研究会 | 発表日時 | 開催地 | タイトル・著者 | 抄録 | 資料番号 | |
| ICD, HWS (共催) [詳細] |
2020-10-26 09:25 |
ONLINE | オンライン開催 | ペアリングハードウェアに対するパイプラインスケジューリングを利用した電力解析攻撃 ○山﨑満文・坂本純一・松本 勉（横浜国大）  HWS2020-26 ICD2020-15 |
高機能暗号の構成に用いられるペアリング計算のレイテンシを小さく抑えるために，パイプライン型剰余乗算器を搭載したハードウェ... [more] | HWS2020-26 ICD2020-15 pp.7-12 |
| ISEC, SITE, ICSS, EMM, HWS, BioX (共催) IPSJ-CSEC, IPSJ-SPT (共催) (連催) [詳細] |
2019-07-23 14:25 |
高知 | 高知工科大学 | パイプライン型剰余乗算器を用いたペアリング計算FPGAのサイドチャネルセキュリティ評価 ○山﨑満文・坂本純一・奥秋陽太・松本 勉（横浜国大） ISEC2019-29 SITE2019-23 BioX2019-21 HWS2019-24 ICSS2019-27 EMM2019-32 |
双線形ペアリングはadvanced cryptographyを実現する際に有用であるため，その高速ハードウェア実装のサイ... [more] | ISEC2019-29 SITE2019-23 BioX2019-21 HWS2019-24 ICSS2019-27 EMM2019-32 pp.151-156 |
| ISEC, SITE, ICSS, EMM, HWS, BioX (共催) IPSJ-CSEC, IPSJ-SPT (共催) (連催) [詳細] |
2019-07-23 14:50 |
高知 | 高知工科大学 | パイプライン型剰余乗算器を用いたペアリング暗号のFPGA実装 ～ 集約署名の場合 ～ ○奥秋陽太・坂本純一・藤本大介・松本 勉（横浜国大） ISEC2019-30 SITE2019-24 BioX2019-22 HWS2019-25 ICSS2019-28 EMM2019-33 |
サイバーフィジカルシステムやクラウドコンピューティングのセキュリティ充実のため高機能暗号への期待が高まっている．暗号化し... [more] | ISEC2019-30 SITE2019-24 BioX2019-22 HWS2019-25 ICSS2019-28 EMM2019-33 pp.157-162 |
| HWS, ICD (共催) |
2018-10-29 14:30 |
大阪 | 神戸大 梅田インテリジェントラボラトリ | パイプライン型剰余乗算器を用いたペアリング計算器における圧縮自乗算の高速化 ○奥秋陽太・坂本純一・吉田直樹・藤本大介・松本 勉（横浜国大） HWS2018-50 ICD2018-42 |
サイバーフィジカルシステムやクラウド活用の進展に伴い，暗号化したままデータ検索が行えるなど，従来の公開鍵暗号技術より機能... [more] | HWS2018-50 ICD2018-42 pp.19-24 |
| VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2017-11-07 10:55 |
熊本 | くまもと県民交流館パレア | MIMO-OFDM無線通信における信号分離のためのパイプライン型逆行列演算回路のアーキテクチャ検討 ○今川隆司（立命館大）・池下貴大・筒井 弘・宮永喜一（北大） VLD2017-45 DC2017-51 |
無線通信の高速化を目的としたMIMO のストリーム数やOFDM のサブキャリア数の増加に伴って，信号分離に要する計算量が... [more] | VLD2017-45 DC2017-51 pp.105-108 |
| IA | 2016-11-04 10:55 |
海外 | 台北（台湾） | Real-time Abnormal Traffic Detection Circuit Based on Simple Frequent-Itemset-Mining Method ○Shuji Sannomiya・Akira Sato・Kenichi Yoshida（Univ. of Tsukuba） IA2016-47 |
To resist the growth of abnormal traffic such as P2P flows, ... [more] | IA2016-47 pp.93-98 |
| IT, ISEC, WBS (共催) |
2016-03-10 14:30 |
東京 | 電気通信大学 | 254ビット素数の自乗を位数とする有限体乗算器を32ビット単位パイプライン化モンゴメリ乗算を用いて構成するアーキテクチャ ○長浜佑介・藤本大介・松本 勉（横浜国大） IT2015-116 ISEC2015-75 WBS2015-99 |
高機能暗号を構成するためのひとつの要素として，ペアリングがある．126ビットセキュリティレベル程度のペアリングは，埋め込... [more] | IT2015-116 ISEC2015-75 WBS2015-99 pp.95-100 |
| DC | 2015-06-16 15:35 |
東京 | 機械振興会館 地下3階2号室 | ラッチを用いた非同期式パイプライン回路の機能テストに関する一検討 豊嶋太樹・寺山恭平・黒川 敦・○今井 雅（弘前大） DC2015-19 |
初期化フェーズによるオーバーヘッドがない 2Phaseハンドシェイクプロトコルに基づく非同期式回路として、記憶素子に D... [more] | DC2015-19 pp.19-24 |
| SIS | 2014-03-06 11:40 |
大阪 | 関西大学うめきたラボラトリ | ソフトカスケードを用いたSVM識別器の専用ハードウェア実装 ○竹内一貴・劉 載勲（阪大）・宮本龍介（明大）・尾上孝雄（阪大） SIS2013-58 |
高次元の特徴ベクタを持つ特徴は抽出処理・識別処理に必要な計算量が膨大であり，特に実時間での処理が求められる車載用途や監視... [more] | SIS2013-58 pp.17-22 |
| CPSY, RECONF, VLD (共催) IPSJ-SLDM (連催) [詳細] |
2014-01-29 10:25 |
神奈川 | 慶応義塾大学 日吉キャンパス | 動的再構成プロセッサMuCCRA-4 の実装 ○片桐 徹・天野英晴（慶大） VLD2013-122 CPSY2013-93 RECONF2013-76 |
動的再構成プロセッサ(DRPA:Dynamically Reconfigurable Processor Array) ... [more] |
VLD2013-122 CPSY2013-93 RECONF2013-76 pp.119-124 |
| CPSY | 2013-11-08 11:10 |
広島 | 広島大学 | Pipeline Scanning Architecture for Traffic Sign Detection with Computation Reduction ○Anh-Tuan Hoang・Masaharu Yamamoto・Mutsumi Omori・Tetsushi Koide（Hiroshima Univ.） CPSY2013-45 |
[more] | CPSY2013-45 pp.37-42 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2012-11-27 10:55 |
福岡 | 九州大学百年講堂 | 束データ方式による非同期式パイプライン回路を対象とした動作合成手法 ○濱田尚宏・齋藤 寛（会津大） VLD2012-77 DC2012-43 |
本稿では，束データ方式による非同期式パイプライン回路を対象とした動作合成手法の提案を行う．提案手法は，二つの方針で束デー... [more] | VLD2012-77 DC2012-43 pp.105-110 |
| SIS, IPSJ-AVM (連催) |
2012-09-20 10:40 |
大阪 | 鳥取県関西本部交流室(大阪梅田) | A High-Performance Multiplierless Hardware Architecture of the Transform Applied to H.265/HEVC Emerging Video Coding Standard ○Wenjun Zhao・Takao Onoye（Osaka Univ.） SIS2012-18 |
[more] | SIS2012-18 pp.11-16 |
| ICD (ワークショップ) |
2010-08-16 - 2010-08-18 |
海外 | ホーチミン市百科大学 | Review of design methodology for pipelined CPU. Case study: trade-off between pipelined and non-pipelined Little Computer 3 ○Bui Minh Thanh・Hoang Trang・Ho Trung My（HCMUT） |
The review of design methodology for pipelined CPU is presen... [more] | |
| CPM | 2009-08-11 13:55 |
青森 | 弘前大学 | ウェーブパイプライン化ファイアウォールユニットのFPGA実装 ○齊藤圭介・伊藤 慧・伊丸岡修哉・佐藤友暁・深瀬政秋（弘前大） CPM2009-48 |
我々の研究室では、FPGAを用いたH-HIPS(Hardware-based Host Intrusion Preven... [more] | CPM2009-48 pp.77-81 |
| SIS | 2008-06-13 13:15 |
北海道 | 旭川市国際会議場第２＆第３会議室（旭川市大雪クリスタルホール内） | バス帯域を考慮したHD PhotoにおけるPhoto Core Transformのハードウェアアーキテクチャ ○服部幸市（京大）・筒井 弘（阪大）・越智裕之（京大）・中村行宏（立命館大） SIS2008-21 |
本稿では，近年マイクロソフトにより開発された新たな画像符号化方式 HD Photo における画素データの周波数領域への変... [more] | SIS2008-21 pp.39-44 |
| VLD, DC, IPSJ-SLDM (共催) CPSY, RECONF, IPSJ-ARC (併催) [詳細] |
2007-11-21 16:35 |
福岡 | 北九州国際会議場 | パイプラインステージ統合をオンチップで制御する低消費電力プロセッサのFPGA実装と評価 ○木村勉也・小林良太郎・島田俊夫（名大） RECONF2007-42 |
本論文では，クロック周波数を制御し，パイプラインステージを統合することで消費電力を削減するパイプラインステージ統合(PS... [more] | RECONF2007-42 pp.37-42 |
| ICD, SDM (共催) |
2006-08-18 13:45 |
北海道 | 北海道大学 | ［特別招待講演］Deep Pipelined SRAM Design for High Performance Processor ○浅野 融（日本IBM） |
プロセッサの性能はSRAMのパフォーマンスに依存している。最先端のサブマイクロンテクノロジーでは、配線遅延が無視できなく... [more] | SDM2006-150 ICD2006-104 pp.143-147 |
[研究会発表申込システムのトップページに戻る]