Online edition: ISSN 2432-6380
[TOP] | [2018] | [2019] | [2020] | [2021] | [2022] | [2023] | [2024] | [Japanese] / [English]
DC2021-23
TCADを用いた回路とレイアウト構造によるフリップフロップのソフトエラー耐性の評価
○小谷萌香・中島隆一（京都工繊大）・井置一哉（ローム）・古田 潤・小林和淑（京都工繊大）
pp. 1 - 6
DC2021-24
FVFを応用したPSRR帯域拡張回路を搭載した脳波計測ウェアラブルデバイス向け低消費LDO
○三井健司・兼本大輔・毎田 修・廣瀬哲也（阪大）
pp. 7 - 12
DC2021-25
データアウェア・ストア機能を持つMTJベース不揮発性SRAM回路の提案と評価
○宮内陽里・宇佐美公良（芝浦工大）
pp. 13 - 18
DC2021-26
不揮発性FFを用いたマルチコンテキストCGRA
○亀井愛佳・小島拓也・天野英晴（慶大）・横山大輝・宮内陽里・宇佐美公良（芝浦工大）・平賀啓三・鈴木健太（ソニーセミコンダクタソリューションズ）
pp. 19 - 24
DC2021-27
gMLPを用いた画像認識向けDNNアクセラレータのFPGA実装
○神宮司明良・中原啓貴（東工大）
pp. 25 - 30
DC2021-28
Sparsity-Gradient-Based Pruning and the Vitis-AI Implementation for Compacting Deep Learning Models
○Hengyi Li・Xuebin Yue・Lin Meng（Ritsumeikan Univ.）
pp. 31 - 36
DC2021-29
シストリックアレイによる多層パーセプトロンの学習アクセラレータについて
○妹尾豪士・神宮司明良・倉持亮佑・中原啓貴（東工大）
pp. 37 - 42
DC2021-30
数値表現positを用いたDNNアクセラレータReNAの基礎評価
○中原康宏・増田雄太・木山真人・尼崎太樹・飯田全広（熊本大）
pp. 43 - 48
DC2021-31
SRAMの動作電圧引き下げによるニューラルネットワークの低電力化
○高津啓佑・難波一輝（千葉大）
pp. 49 - 53
DC2021-32
3線式SNを用いた演算手法
○川南翔貴・山下 茂（立命館大）
pp. 54 - 59
DC2021-33
Stochastic Computingにおける加算の演算精度の向上手法
○市川克泰・山下 茂（立命館大）
pp. 60 - 65
DC2021-34
Digital Microfluidic Biochipにおけるエラー同士の相殺を利用したエラー訂正手法
○和田有史・山下 茂（立命館大）
pp. 66 - 71
DC2021-35
拡張ネットワークフローモデルの最適な階層数を求める手法
○石田 滉・山下 茂（立命館大）
pp. 72 - 77
DC2021-36
デュアルモードSAR ADCを用いた電源ノイズ解析攻撃の検知手法の考案
○弘原海拓也・三木拓司・永田 真（神戸大）
pp. 78 - 82
DC2021-37
オンチップモニタを用いたダイナミック電圧ドロップ診断
○門田和樹（神戸大）・レオニダス カタセラス（アリストトゥル大）・フェレンク フォーダー（IMEC）・アルキス ハッツォプーロス（アリストトゥル大）・永田 真（神戸大）・エリック ヤン マリニッセン（IMEC）
pp. 83 - 86
DC2021-38
メムキャパシタを用いたスパイキングニューラルネットワークの開発 ～ シナプス強度とキャパシタンスの変換方式改善による認識精度のロス低減 ～
○澤田篤志・押尾怜穏・木村 睦・張 任遠・中島康彦（奈良先端大）
pp. 87 - 92
DC2021-39
荷重と風による飛行速度の変化を考慮したドローン配送計画
○伊藤 哲・赤岩慧士・舟橋勇佑・西川広記・孔 祥博（立命館大）・谷口一徹（阪大）・冨山宏之（立命館大）
pp. 93 - 98
DC2021-40
圧縮センシングを活用した心電図計測フレームワークの一設計法
○松村侑紀・兼本大輔・毎田 修・廣瀬哲也（阪大）
pp. 99 - 104
DC2021-41
正確丸めを実現するFPGA向き指数関数計算法
○原口卓也・高木直史（京大）
pp. 105 - 110
DC2021-42
マルチFPGAシステム上への、動的な通信優先度変化を実現するハイブリッドルータの実装
○清水智貴・伊藤光平・飯塚健介・弘中和衛・天野英晴（慶大）
pp. 111 - 116
DC2021-43
幅優先探索専用アクセラレータHyGTAにおけるキャッシュメモリの検討
○原口雄士・谷川一哉（広島市大）・佐野健太郎（理研）・弘中哲夫（広島市大）
pp. 117 - 122
DC2021-44
FPGAを用いたフィットネスゲームにおけるリアルタイム運動データ記録支援システムの提案
○滝川 潤・成見 哲（電通大）
pp. 123 - 127
DC2021-45
デザインガイアにおける研究開発テーマの変遷 ～ テキストマイニングによる分析 ～
○岡部 忠（都立産技研センター）
pp. 128 - 132
DC2021-46
FPGA向け乱数生成器の高位合成IP化設計と比較検討
○淺海悠人・泉 知論（立命館大）
pp. 133 - 138
DC2021-47
重力多体問題を例とした高位合成ツールの性能比較 ～ SDSoCとVitisの違いに関して ～
○村松耀生・成見 哲（電通大）
pp. 139 - 143
DC2021-48
Wafer-level Variation Modeling for Multi-site Testing of RF Circuits
○Riaz-ul-haque Mian（Shimane Univ.）・Michihiro Shintani（NAIST）
pp. 144 - 149
DC2021-49
2層配線問題におけるチャネル配線手法の拡張
○石神魁人・藤吉邦洋（東京農工大）
pp. 150 - 155
DC2021-50
代表クリップ生成を考慮したレイアウトパターン分類問題における改良手法 ～ Changらの判定法の解析に基づいた手法の提案 ～
○桝谷智哉・石野修平・藤吉邦洋（東京農工大）
pp. 156 - 161
DC2021-51
シミュレーテッド量子アニーリングを用いたマスク最適化手法
○小平行秀・中山晴貴・野中尚貴（会津大）・松井知己・高橋篤司（東工大）・児玉親亮（キオクシア）
pp. 162 - 167
DC2021-52
RISC-Vを用いた畳み込みニューラルネットワーク
○大城広輝（電通大）
pp. 168 - 171
DC2021-53
動作環境適応型パワーゲーティングスイッチ制御技術とその不揮発ロジックLSIへの応用
○鐘 方岑・夏井雅典・羽生貴弘（東北大）
pp. 172 - 177
DC2021-54
A Sub uW and 14bit Resolution Temperature Sensor for IoT Using Thermistor-Defined TDC
○Nguyen Trong Hung（UEC）・Van Trung Nguyen（LQDTU）・Koichiro Ishibashi（UEC）
pp. 178 - 181
注： 本技術報告は査読を経ていない技術報告であり，推敲を加えられていずれかの場に発表されることがあります．