Online edition: ISSN 2432-6380
[TOP] | [2018] | [2019] | [2020] | [2021] | [2022] | [2023] | [2024] | [Japanese] / [English]
VLD2024-76
縦型ナノワイヤトランジスタを用いた論理ゲート構造の検討
○中村玄汰（九大）・冨岡克広（北大）・井上弘士（九大）
pp. 1 - 6
VLD2024-77
能動学習とハイパーパラメータの適応的更新を用いたイベント単位で正確なビット反転識別手法
○安田隆一・高見一総・五味唯美（京大）・竹内浩造（JAXA）・橋本昌宜（京大）
pp. 7 - 12
VLD2024-78
貪欲法を用いた表面符号向けエラー訂正復号器のRTLと動作合成によるASICへの実装
○青山 連（京都工繊大）・門本淳一郎（東大）・小林和淑（京都工繊大）
pp. 13 - 17
VLD2024-79
時系列データを対象とする分位点探索のFPGA実装
○河内 陸・佐藤幸紀（豊橋技科大）
pp. 18 - 22
VLD2024-80
積分画像による重心計算を用いた物体追跡システムのFPGA実装
○原 佑輔・福間慎治（福井大）
pp. 23 - 28
VLD2024-81
FPGA実装を対象としたオンライン計算向け連立一次方程式ソルバの安定化手法
○大本裕真・周東裕也・窪田昌史・弘中哲夫（広島市大）
pp. 29 - 34
VLD2024-82
CBAを用いた3次元フラッシュメモリ向け概略配線
○下田将之・高橋篤司（Science Tokyo）・栁平康輔・平井美紀子（キオクシア）・渡邉寿和・岩澤利光（キオクシアシステムズ）・児玉親亮（キオクシア）
pp. 35 - 40
VLD2024-83
プロセスばらつきを考慮した交互最小化を用いたソースマスク最適化
○倉持匡希・小平行秀（会津大）・高橋篤司（Science Tokyo）・児玉親亮（キオクシア）
pp. 41 - 46
VLD2024-84
一般化並列カウンタのチェーン状接続によるコンプレッサツリーの効率的FPGA実装
○野田 麦・石浦菜岐佐（関西学院大）
pp. 47 - 52
VLD2024-85
RTOS利用システムのフルハードウェア化におけるPythonによるハードウェア設計
○志賀 光・石浦菜岐佐（関西学院大）・冨山宏之（立命館大）・神原弘之（京都高度技研）
pp. 53 - 58
VLD2024-86
量子誤り訂正むけFPGAクラスタのためのパケットアグリゲータの開発
○佐方美月・長名保範（熊本大）
pp. 59 - 63
VLD2024-87
量子エラー訂正のためのシンドローム部分グラフアルゴリズムのFPGA実装に関する検討
○田口友紀人（長崎大）・Jan Erik Reinhard Wichmann・Prasoon Ambalathankandy・Werner Florian Samayoa（理研）・眞邉泰斗・柴田裕一郎（長崎大）・佐野健太郎（理研）
pp. 64 - 68
VLD2024-88
AI の基盤としての半導体の理解に向けてのデザインハッカソン
○後藤隆男・新田見瑞穂・天野英晴・小菅敦丈・御手洗勇輝・Jiawei Yu・潘 宇軒・池田 誠（東大）
pp. 69 - 74
VLD2024-89
産業機器のエッジ制御のための“LAXER-SoC”用CPU”松竹V”
○松永大輝・竹岡尚三（アックス）
pp. 75 - 81
VLD2024-90
単一命令セットコンピュータのFPGA実装とOpenLane実装の比較
○オチルツォグト アリヤ（筑波大・産総研）・堀 洋平・片下敏宏・日置雅和（産総研）・金澤健治（筑波大）
pp. 82 - 86
VLD2024-91
超解像ハードウェアに向けたパッチベース型ニューラルネットワークの構成
○木伏純也・範 公可（電通大）
pp. 87 - 90
VLD2024-92
シストリックアレイを用いた畳み込みニューラルネットワークのハードウェア化に関する研究
○小黒 柊・範 公可（電通大）
pp. 91 - 94
VLD2024-93
Winogradアルゴリズムを用いたCNNアクセラレーターの構成
○齋藤香太・範 公可（電通大）
pp. 95 - 98
VLD2024-94
［招待講演］フラッシュメモリの読み書きによるCPU処理再現の試み
○日下雅博（キオクシア）
pp. 99 - 103
VLD2024-95
RIKEN CGRA向けステンシル計算用プログラマブルバッファの導入と評価
○岡田拓実・長名保範・飯田全広（熊本大）・Boma Adhi・佐野健太郎（理研）・Omar Ragheb・Jason Anderson（トロント大）
pp. 104 - 109
VLD2024-96
QEMUを用いた再構成可能仮想アクセラレータ(ReVA)のエミュレーション環境の構築
○粥川 薫・川合隼矢・矢口一基（東京農工大）・長名保範（熊本大）・三好健文（わさらぼ合同会社）・中條拓伯（東京農工大）
pp. 110 - 115
VLD2024-97
超汎用SoCのための周辺機器専用アーキテクチャの自己キャリブレーションへの適用
○篠崎日比樹・山脇 彰（九工大）
pp. 116 - 121
VLD2024-98
eFPGA IP向けPAE Cellを用いたヘテロ構造クラスタの提案と評価
○佐々木龍也・岩崎凌大・瀬戸謙修・飯田全広（熊本大）
pp. 122 - 127
VLD2024-99
Graph Neural NetworkによるFPGA配線処理の一検討
○徳石和樹・木山真人・尼崎太樹・瀬戸謙修（熊本大）
pp. 128 - 133
VLD2024-100
連続量量子鍵配送における非二値LDPCを用いた誤り訂正技術のFPGA実装
○ウェイ カイジ（慶大）・デワンシユ ガルガ（Blueqat Inc.）・永井隆太郎（SCSK Corp.）・友野孝夫（慶大）・天野英晴（東大）
pp. 134 - 139
VLD2024-101
FPGAに対するクロック専用配線を用いないクロック分配手法
○小倉歩武・渡邊 実・渡邊誠也（岡山大）
pp. 140 - 144
VLD2024-102
ダイナミック光再構成型ゲートアレイVLSIの構成回路の放射線劣化
○大橋聖司・渡邊 実・渡邊誠也（岡山大）
pp. 145 - 149
注： 本技術報告は査読を経ていない技術報告であり，推敲を加えられていずれかの場に発表されることがあります．