お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 参加費の返金について
電子情報通信学会 研究会発表申込システム
研究会 開催プログラム
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップ  戻る   前のVLD研究会 / 次のVLD研究会 [HTML] / [HTML(simple)] / [TEXT]  [Japanese] / [English] 


VLSI設計技術研究会(VLD) [schedule] [select]
専門委員長 澁谷 利行 (富士通研)
副委員長 松永 裕介 (九大)
幹事 峯岸 孝行 (三菱電機), 冨山 宏之 (立命館大)
幹事補佐 宮澤 武廣 (三菱電機マイコン機器ソフトウエア), 山本 亮 (三菱電機)

日時 2015年 3月 2日(月) 13:00 - 16:35
2015年 3月 3日(火) 08:50 - 16:40
2015年 3月 4日(水) 08:50 - 14:40
議題 システムオンシリコンを支える設計技術 
会場名 沖縄県青年会館 
住所 〒900-0033 沖縄県那覇市久米2-15-23
交通案内 交通アクセス(空港より) ◆バス 那覇バスターミナル下車(料金220円)徒歩10分。 ◆モノレール 旭橋駅下車(料金230円)徒歩5分 ◆タクシー 約10分ほどで着きます。(料金約1,000円
http://www.okiseikan.or.jp/
会場世話人
連絡先
琉球大学 工学部 電気電子工学科 島袋勝彦
著作権に
ついて
以下の論文すべての著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)

3月2日(月) 午後  レイアウト設計(1)
座長: 中武繁寿(北九州市大)
13:00 - 14:40
(1) 13:00-13:25 A Fast Lithographic Mask Correction Algorithm VLD2014-153 Ahmd AwadAtsushi TakahashiTokyo Institute of Technology
(2) 13:25-13:50 側壁プロセス配線におけるカットパターン削減手法 VLD2014-154 高橋紀之井原岳志高橋篤司東工大
(3) 13:50-14:15 位相的な配線可能性を考慮した高速なナンバーリンク解法 VLD2014-155 田中雄一郎高橋篤司東工大
(4) 14:15-14:40 集合対間配線における配線付け替えのためのゼロ閉路探索手法 VLD2014-156 中谷勇太高橋篤司東工大
  14:40-14:55 休憩 ( 15分 )
3月2日(月) 午後  レイアウト設計(2)
座長: 高橋篤司(東工大)
14:55 - 16:35
(5) 14:55-15:20 集合対間配線手法と混合整数計画法に基づく対称配線手法 VLD2014-157 伊藤正人董 青中武繁寿北九州市大
(6) 15:20-15:45 SATソルバと焼きなまし法によるMOS回路の1次元レイアウトの面積最小化手法 VLD2014-158 増子 駿小平行秀会津大
(7) 15:45-16:10 3次元LSIフロアプラン探索のための重矩形分割の表現方法に関する研究 VLD2014-159 小貝和史藤吉邦洋東京農工大
(8) 16:10-16:35 動作マージンの拡大とリーク電流の低減を両立した低電圧動作1電源6-Tr CMOS SRAMの開発 VLD2014-160 小林伸彰伊藤隆祐本島浩二榎本忠儀中大
3月3日(火) 午前  信頼性問題
座長: 宮澤 武廣(三菱電機マイコン機器ソフトウエア)
08:50 - 10:05
(9) 08:50-09:15 A Processor-Level NBTI Mitigation Technique of Applying Anti-Aging Gate Control through Instruction Set Architecture VLD2014-161 Song BianMichihiro ShintaniKyoto Univ.)・Zheng WangRWTH Aachen Univ.)・Masayuki HiromotoKyoto Univ.)・Anupam ChattopadhyayNanyang Tech. Univ.)・Takashi SatoKyoto Univ.
(10) 09:15-09:40 低電力耐ソフトエラーラッチの設計 VLD2014-162 田島咲季史 又華戸川 望柳澤政生早大
(11) 09:40-10:05 プロセスばらつきとBTIの相関を考慮したタイミングマージン削減手法の検討 VLD2014-163 籔内美智太郎小林和淑京都工繊大
  10:05-10:20 休憩 ( 15分 )
3月3日(火) 午前  高位LSI設計検証
座長: 冨山 宏之(立命館大学)
10:20 - 12:00
(12) 10:20-10:45 整数線形計画法による高面積効率耐ソフトエラーデータパス回路合成 VLD2014-164 呉 政訓金子峰雄北陸先端大
(13) 10:45-11:10 高位合成ツールからの非同期式回路生成に関する研究 VLD2014-165 小峰太一齋藤 寛会津大
(14) 11:10-11:35 高位合成によるFIRフィルタ設計 ~ 任意のFIRフィルタ回路の自動生成 ~ VLD2014-166 山本 亮岡田尚也峯岸孝行三菱電機
(15) 11:35-12:00 上流と下流からの挟み撃ち設計検証手法 VLD2014-167 石野禎将三菱電機マイコン機器ソフトウエア
  12:00-13:20 昼食 ( 80分 )
3月3日(火) 午後  招待講演
座長: 澁谷 利行(株式会社富士通研究所)
13:20 - 14:20
(16) 13:20-14:20 [招待講演]VLSI設計における企業の研究と大学の研究 VLD2014-168 後藤 敏早大
  14:20-14:35 休憩 ( 15分 )
3月3日(火) 午後  ESA
座長: 永山 忍(広島市大)
14:35 - 16:40
(17) 14:35-15:00 [記念講演]Area Efficient Device-Parameter Estimation using Sensitivity-Configurable Ring Oscillator VLD2014-169 Shoichi IizukaYuma HiguchiMasanori HashimotoTakao OnoyeOsaka Univ.
(18) 15:00-15:25 [記念講演]A Performance Enhanced Dual-switch Network-on-Chip Architecture VLD2014-170 Lian ZengTakahiro WatanabeWaseda Univ.
(19) 15:25-15:50 [記念講演]A Length Matching Routing Method for Disordered Pins in PCB Design VLD2014-171 Ran ZhangTieyuan PanLi ZhuTakahiro WatanabeWaseda Univ.
(20) 15:50-16:15 [記念講演]ニアスレッショルド回路設計のための基本定理 VLD2014-172 塩見 準・○石原 亨小野寺秀俊京大
(21) 16:15-16:40 [記念講演]A Bit-Write Reduction Method based on Error-Correcting Codes for Non-Volatile Memories VLD2014-173 Masashi TawadaShinji KimuraMasao YanagisawaNozomu TogawaWaseda Univ.
3月4日(水) 午前  トランジスタレベル設計
座長: 池田 誠(東大)
08:50 - 10:05
(22) 08:50-09:15 RTN起因のリングオシレータ発振周波数変動を利用したPUF VLD2014-174 吉永 幹粟野皓光廣本正之佐藤高史京大
(23) 09:15-09:40 トランジスタ・アレイ方式に基づくPLLの設計及び評価に関する考察 VLD2014-175 三浦祐樹南里昌志董 青中武繁寿北九州市大
(24) 09:40-10:05 パワースイッチ立上り時間制御におけるパワースイッチ駆動回路を用いたグラウンドバウンス低減効果の評価 VLD2014-176 大西哲太郎宇佐美公良芝浦工大
  10:05-10:20 休憩 ( 15分 )
3月4日(水) 午前  タイミング設計
座長: 小松 聡(東京電機大学)
10:20 - 12:00
(25) 10:20-10:45 ゲートレベルパイプライン型自己同期回路における順序回路の最適化 VLD2014-177 伊東 敦池田 誠東大
(26) 10:45-11:10 高速光通信向けFECの集積化検討 VLD2014-178 宮野鼻晃士平野 進吉田英夫宮田好邦杉原堅也久保和夫小西良明斧原聖史峯岸孝行杉原隆嗣三菱電機
(27) 11:10-11:35 薄膜BOX-SOIにおける論理合成対象電圧の選択によるエネルギー最小化 VLD2014-179 川崎 純宇佐美公良芝浦工大
(28) 11:35-12:00 数値流体力学におけるLax-Friedrichsスキームを実現する並列アルゴリズムとそのFPGA実装 VLD2014-180 芳賀裕介永山 忍若林真一稲木雅人広島市大
  12:00-13:00 昼食 ( 60分 )
3月4日(水) 午後  高性能化手法
座長: 峯岸 孝行(三菱電機)
13:00 - 14:40
(29) 13:00-13:25 エラー検出回復方式を導入した乗算器の性能検証 VLD2014-181 大月郷史高橋篤司東工大
(30) 13:25-13:50 ゲートレベルネットリストを対象としたスコアに基づくハードウェアトロイ識別手法 VLD2014-182 大屋 優史 又華柳澤政生戸川 望早大
(31) 13:50-14:15 ルックアップテーブルを用いたapproximate computing向けアーキテクチャの実装と評価 VLD2014-183 杉山翔一郎タンビア アーメド原 祐子東工大
(32) 14:15-14:40 実行時間がばらつくタスクに対するリストスケジューリング手法 VLD2014-184 野村孔命高島康裕北九州市大

講演時間
一般講演発表 20 分 + 質疑応答 5 分

問合先と今後の予定
VLD VLSI設計技術研究会(VLD)   [今後の予定はこちら]
問合先 峯岸孝行 (三菱電機)
E--mail: giajbielectc
Tel: 0467-41-2944 
お知らせ ◎VLD研究会ホームページもご覧下さい.
http://www.ieice.org/~vld/


Last modified: 2015-02-12 20:42:32


ご注意: 迷惑メール対策のためメールアドレスの一部の文字を置換しております.ご了承ください.

[この開催に関する講演論文リストをダウンロードする] ※ こちらのページの最下にあるダウンロードボタンを押してください
 
[研究会資料インデックス(vol. no.ごとの表紙と目次)]
 

[研究会発表・参加方法,FAQ] ※ ご一読ください
 

[VLD研究会のスケジュールに戻る]   /  
 
 トップ  戻る   前のVLD研究会 / 次のVLD研究会 [HTML] / [HTML(simple)] / [TEXT]  [Japanese] / [English] 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会