3月3日(月) 午後  解析手法（１） 座長: 史 又華 (早大) 13:00 - 14:15
(1)	13:00-13:25	非均質なリングオシレータを用いたランダムテレグラフノイズの特性解析 VLD2013-134	○西村彰平・松本高士（京大）・小林和淑（京都工繊大）・小野寺秀俊（京大）
(2)	13:25-13:50	CMOSトランジスタのランダム・テレグラフ・ノイズが組合せ回路遅延に及ぼす影響 VLD2013-135	○松本高士（京大）・小林和淑（京都工繊大）・小野寺秀俊（京大）
(3)	13:50-14:15	等角メッシュモデルとブロック型Leapfrog法を用いた多層電源分配回路網の高速シミュレーション VLD2013-136	○關根惟敏・浅井秀樹（静岡大）
	14:15-14:30	休憩　（ 15分 ）
3月3日(月) 午後  解析手法（２） 座長: 金子 峰雄 (北陸先端大) 14:30 - 15:20
(4)	14:30-14:55	小型液晶ディスプレイ駆動回路用nMOSダイナミックシフトレジスタとその評価 VLD2013-137	○比嘉晋士・栗田知拓・築山修治（中大）
(5)	14:55-15:20	直列接続された組電池の統計的寿命解析手法について VLD2013-138	○佐々木大介・築山修治・松永真理子（中大）・高橋真吾（NEC）
	15:20-15:35	休憩　（ 15分 ）
3月3日(月) 午後  セキュア設計 座長: 高橋 篤司 (東工大) 15:35 - 16:50
(6)	15:35-16:00	スキャンチェイン長に依存しないLED暗号に対するスキャンベース攻撃 VLD2013-139	○藤代美佳・柳澤政生・戸川　望（早大）
(7)	16:00-16:25	故障解析に耐性を持つラッチを利用したAES暗号回路 VLD2013-140	○史　又華・谷口寛彰・戸川　望・柳澤政生（早大）
(8)	16:25-16:50	改良ランダムオーダースキャンによるセキュアスキャン設計とその評価 VLD2013-141	○大屋　優・跡部悠太・史　又華・柳澤政生・戸川　望（早大）
3月4日(火) 午前  最適化 座長: 小平 行秀 (会津大) 09:15 - 10:30
(9)	09:15-09:40	集合対間配線に対する配線長差削減アルゴリズムの改良 VLD2013-142	○山本祐作・高橋篤司（東工大）
(10)	09:40-10:05	Simulated Annealing法探索に適した解空間の構成法に関する研究 VLD2013-143	手塚　寛・○藤吉邦洋（東京農工大）
(11)	10:05-10:30	分子生物学におけるモチーフ抽出問題に対する並列タブー探索法とGPU実装 VLD2013-144	○谷原勇樹・稲木雅人・永山　忍・若林真一（広島市大）
	10:30-10:45	休憩　（ 15分 ）
3月4日(火) 午前  応用設計 座長: 峯岸 孝行 (三菱電機) 10:45 - 12:00
(12)	10:45-11:10	レート歪み最適化による量子化プロセスの高速化手法とその評価 VLD2013-145	○森口元気・澤野　肇・神戸尚志（近畿大）・藤田　玄（阪電通大）
(13)	11:10-11:35	高位合成による動き検出技術のハードウェア化の一検討 VLD2013-146	○永井翔太・神戸尚志（近畿大）・藤田　玄（阪電通大）
(14)	11:35-12:00	相関を持つストカスティック数の演算精度に与える影響に関する考察 VLD2013-147	○石井章太・砂盛大貴・市原英行・岩垣　剛・井上智生（広島市大）
	12:00-13:20	昼食　（ 80分 ）
3月4日(火) 午後  招待講演 座長: 池田 誠 (東大) 13:20 - 13:45
(15)	13:20-13:45	［招待講演］Advanced Model-Based Hotspot Fix Flow for Layout Optimization with Genetic Algorithm VLD2013-148	○Shuhei Sota（Toshiba Microelectronics）・Taiga Uno・Masanari Kajiwara・Chikaaki Kodama（Toshiba）・Hirotaka Ichikawa（Toshiba Microelectronics）・Ryota Aburada・Toshiya Kotani（Toshiba）・Kei Nakagawa・Tamaki Saito（Toshiba Microelectronics）
	13:45-13:50	休憩　（ 5分 ）
3月4日(火) 午後  リソグラフィ 座長: 中武 繁寿 (北九州市大) 13:50 - 15:30
(16)	13:50-14:15	ダブルパターニングにおけるリソグラフィECOのためのパターン局所修正法 VLD2013-149	○宮辺祐太郎・高橋篤司・松井知己（東工大）・小平行秀（会津大）・横山陽子（東芝）
(17)	14:15-14:40	側壁ダブルパターニングのための修正2色グリッド配線法 VLD2013-150	○井原岳志・高橋篤司（東工大）・児玉親亮（東芝）
(18)	14:40-15:05	超微細化を実現する側壁ダブル・クアドラプルパターニングのための3色グリッド配線手法 VLD2013-151	○児玉親亮（東芝）・市川裕隆（東芝マイクロエレクトロニクス）・中嶌史晴・中山幸一・野嶋茂樹・小谷敏也（東芝）
(19)	15:05-15:30	クラスタリングによる高速なリソグラフィ照明形状最適化 VLD2013-152	○多和田雅師・柳澤政生・戸川　望（早大）・橋本隆希・坂主圭史・野嶋茂樹・小谷敏也（東芝）
	15:30-15:45	休憩　（ 15分 ）
3月4日(火) 午後  VLD Excellent Student Award 記念講演 座長: 永山 忍 (広島市大) 15:45 - 17:00
(20)	15:45-16:10	［記念講演］Digital Microuidic Biochip向けのネットワークフローベースの最適な試料生成アルゴリズム VLD2013-153	ディン アイン チュン・○山下　茂（立命館大）・ホー ツン イ（国立成功大）
(21)	16:10-16:35	［記念講演］Co-simulation Framework for Streamlining Microprocessor Development on Standard ASIC Design Flow VLD2013-154	○Tomoyuki Nakabayashi・Tomoyuki Sugiyama・Takahiro Sasaki（Mie Univ.）・Eric Rotenberg（NCSU）・Toshio Kondo（Mie Univ.）
(22)	16:35-17:00	［記念講演］HIE-Block Latency Insertion Method for Fast Transient Simulation of Nonuniform Multiconductor Transmission Lines VLD2013-155	○高崎貴大・關根惟敏・浅井秀樹（静岡大）
3月5日(水) 午前  ディペンダブル 座長: 山下 茂 (立命館大) 10:00 - 11:40
(23)	10:00-10:25	積極的資源共有による高面積効率耐ソフトエラーデータパス回路の設計 VLD2013-156	○呉　政訓・金子峰雄（北陸先端大）
(24)	10:25-10:50	寄生バイポーラ効果を考慮した多ビットソフトエラーの評価 VLD2013-157	○古田　潤（京大）・小林和淑（京都工繊大）・小野寺秀俊（京大）
(25)	10:50-11:15	Analysis of Radiation-Induced Errors in PLL based on Behavioral Modeling VLD2013-158	○SinNyoung Kim（Kyoto Univ.）・Tomohiro Fujita（Ritsumeikan Univ.）・Akira Tsuchiya・Hidetoshi Onodera（Kyoto Univ.）
(26)	11:15-11:40	多段積層メモリチップ間誘導結合インタフェース VLD2013-159	○齊藤美都子・黒田忠広（慶大）
	11:40-13:00	昼食　（ 80分 ）
3月5日(水) 午後  低電圧化技術 座長: 澁谷 利行 (富士通研) 13:00 - 14:40
(27)	13:00-13:25	SOTBでのDVSに向けた温度モニタ回路の検討 VLD2013-160	○和田達矢・宇佐美公良（芝浦工大）
(28)	13:25-13:50	サブスレッショルド回路における遅延・エネルギーの温度依存性に関する実験および考察 VLD2013-161	○櫛田浩樹・史　又華・戸川　望（早大）・宇佐美公良（芝浦工大）・柳澤政生（早大）
(29)	13:50-14:15	薄膜BOX-SOIにおける動的なマルチVth技術に関する設計手法 VLD2013-162	○三枝樹規・宇佐美公良（芝浦工大）
(30)	14:15-14:40	極低電圧集積回路のための基板バイアス・タイミングスキュー同時調整 VLD2013-163	○久保辰徳・金子峰雄（北陸先端大）
	14:40-14:55	休憩　（ 15分 ）
3月5日(水) 午後  上流設計 座長: 岩垣 剛 (広島市大) 14:55 - 16:35
(31)	14:55-15:20	同期・非同期混合回路方式とその設計手法 VLD2013-164	○加藤孝太郎・金子峰雄（北陸先端大）
(32)	15:20-15:45	再利用のためのRTLからの関数コード生成手法 VLD2013-165	○立岡真人・青木利晃・金子峰雄（北陸先端大）
(33)	15:45-16:10	VerilogHDLによるハードウェア設計への記号モデル検査の適用事例 VLD2013-166	○横川智教・東山大地（岡山県立大）・近藤真史（川崎医療福祉大）・佐藤洋一郎・有本和民（岡山県立大）
(34)	16:10-16:35	マルチドメインクロックスキュースケジューリングを用いたFPGAへの一般同期回路の実装 VLD2013-167	○増井達哉・小平行秀（会津大）

問合先と今後の予定
VLD	VLSI設計技術研究会（VLD）   [今後の予定はこちら]
	問合先	中武繁寿（北九州市大） E-: k-u
	お知らせ	◎VLD研究会ホームページもご覧下さい． http://www.ieice.org/~vld/

Last modified: 2014-02-28 10:00:25