Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380
[TOP] | [2006] | [2007] | [2008] | [2009] | [2010] | [2011] | [2012] | [Japanese] / [English]
VLD2008-60
ドントケア抽出を用いた縮退故障テストの遷移故障検出率向上手法
○濱崎和光・細川利典（日大）
pp. 1 - 6
VLD2008-61
An Integer Programming Formulation for Generating High Quality Transition Tests
○Tsuyoshi Iwagaki・Mineo Kaneko（Japan Advanced Institute of Science and Technology）
pp. 7 - 12
VLD2008-62
実速度スキャンテストにおけるキャプチャセーフテスト生成手法について
○高嶋敦之・大和勇太・古川 寛・宮瀬紘平・温 暁青・梶原誠司（九工大）
pp. 13 - 18
VLD2008-63
TEGチップを用いたオープン故障の解析
堤 利幸・○刈谷泰由紀・山崎浩二（明大）・橋爪正樹・四柳浩之（徳島大）・高橋 寛・樋上喜信・高松雄三（愛媛大）
pp. 19 - 24
VLD2008-64
Area Efficient Multipliers Utilizing the Sum of Operands
○Hirotaka Kawashima・Naofumi Takagi（Nagoya Univ.）
pp. 25 - 30
VLD2008-65
Hardware Algorithm for Division in GF(2^m) Based on the Extended Euclid's Algorithm Accelerated with Parallelization of Modular Reductions
○Katsuki Kobayashi・Naofumi Takagi（Nagoya Univ.）
pp. 31 - 36
VLD2008-66
高効率列処理演算器によるマルチレート対応高スループットイレギュラーLDPC復号器の実装と評価
○長島諒侑・今井優太・戸川 望・柳澤政生・大附辰夫（早大）
pp. 37 - 42
VLD2008-67
歩行者向けデフォルメ地図生成のための並列処理ハードウェアエンジンの設計
○荒幡 明・奈良竜太・戸川 望・柳澤政夫・大附辰夫（早大）
pp. 43 - 48
VLD2008-68
周辺回路を含むAES-LSIへのスキャンベース攻撃
○奈良竜太・戸川 望・柳澤政生・大附辰夫（早大）
pp. 49 - 53
VLD2008-69
暗号回路における動的に構造変化するセキュアスキャンアーキテクチャ
○跡部浩士・奈良竜太・史 又華・戸川 望・柳澤政生・大附辰夫（早大）
pp. 55 - 59
VLD2008-70
クロスバスイッチを用いたS-Box切替によるAES暗号処理回路のパワーマスキング手法
○川畑伸幸・奈良竜太・戸川 望・柳澤政生・大附辰夫（早大）
pp. 61 - 66
VLD2008-71
アナログIC設計における排他的近接対称配置制約を考慮した配置手法の研究
○浅野晋平・藤吉邦洋（東京農工大）
pp. 67 - 72
VLD2008-72
CAFE router:障害物を含む領域における連結度を考慮した複線配線手法
○小平行秀・高橋篤司（東工大）
pp. 73 - 78
VLD2008-73
柔軟な信頼性を実現する粗粒度再構成可能アーキテクチャの検討
○高 永勲・Dawood Alnajjar・密山幸男・橋本昌宜・尾上孝雄（阪大/JST）
pp. 79 - 84
VLD2008-74
タイミングエラーの予報を目的とするカナリアFFの挿入位置限定
○國武勇次（九大）・佐藤寿倫（福岡大/九大/JST）・山口誠一郎（九大）・安浦寛人（九大/JST）
pp. 85 - 89
VLD2008-75
高信頼セルによる回路の信頼性評価
○堀田敬一・中田 尚・中西正樹・山下 茂・中島康彦（奈良先端大）
pp. 91 - 96
VLD2008-76
組み込みシステムの2階層キャッシュとスクラッチパッドメモリのシミュレーション手法
○東條信明・戸川 望・柳澤政夫・大附辰夫（早大）
pp. 97 - 102
VLD2008-77
配線遅延を考慮した回路モデル上でのハードウェアアルゴリズムの評価
○長瀬哲也・高木一義・高木直史（名大）
pp. 103 - 108
VLD2008-78
内部等価点の推定によるルールベース高位検証の高精度化
○吉田浩章・藤田昌宏（東大/JST）
pp. 109 - 114
VLD2008-79
反例を利用した網羅性の高いプロパティ集合生成手法
○松本剛史・李 蓮福・吉田浩章（東大）・余宮尚志（東芝）・藤田昌宏（東大）
pp. 115 - 120
VLD2008-80
［ポスター講演］テストデータ削減のための必須割当に基づくテストポイント挿入法
○平本和子・吉川祐樹・市原英行・井上智生（広島市大）
pp. 121 - 126
VLD2008-81
［ポスター講演］伝搬支配性に着目した遅延テストのためのハイブリッドスキャン設計
○怒和友美・吉川祐樹・市原英行・井上智生（広島市大）
pp. 127 - 132
VLD2008-82
マルチクロック・ドメイン・コアテストのための再構成可能ラッパーの一構成法
○吉田宜司・米田友和・藤原秀雄（奈良先端大）
pp. 133 - 138
VLD2008-83
不定サイクル演算を考慮した高位合成の可変スケジューリング・バインディング
○戸田勇希・石浦菜岐佐・曽根康介（関西学院大）
pp. 139 - 144
VLD2008-84
レジスタ分散型アーキテクチャを対象としたフロアプラン指向高位合成のためのマルチプレクサ削減手法
○遠藤哲弥・大智 輝・戸川 望・柳澤政生・大附辰夫（早大）
pp. 145 - 150
VLD2008-85
Delay Variability-Aware Datapath Synthesis Based on Safe Clocking for Setup and Hold Timing Constraints
○Keisuke Inoue・Mineo Kaneko・Tsuyoshi Iwagaki（Japan Advanced Institute of Science and Technology）
pp. 151 - 156
VLD2008-86
スキュー最適化を前提とするデータパス合成におけるスケジュール可能解空間の拡大
○小畑貴之・金子峰雄（北陸先端大）
pp. 157 - 162
VLD2008-87
Walk共用法と初期値戻り法とによるRandom Walk法の高速化、高精度化
○三輪 仁・鈴木五郎（北九州市大）
pp. 163 - 170
VLD2008-88
確率過程を用いた遅延解析手法の検討
○堀 和輝・鈴木五郎（北九州市大）
pp. 171 - 175
VLD2008-89
線形計画法を用いた電源ノイズ解析高速化手法の検討
○胡摩窪 武・鈴木五郎（北九州市大）
pp. 177 - 182
VLD2008-90
マルチ閾値電圧トランジスタを用いた2線2相式非同期式回路のリーク電力削減
○高田幸永・今井 雅・中村 宏・南谷 崇（東大）
pp. 183 - 188
今後、次の点を修正する予定です。(1)欠けている表紙画像・奥付画像を補完いたします。(2)欠けている発行日の情報を補完いたします。
注： 本技術報告は査読を経ていない技術報告であり，推敲を加えられていずれかの場に発表されることがあります．