Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380
[TOP] | [2014] | [2015] | [2016] | [2017] | [2018] | [2019] | [2020] | [Japanese] / [English]
VLD2017-27
hCODE 2.0: FPGAクラスタシステム向けオープンソース開発管理プラットフォーム
○中川裕貴・趙 謙・尼崎太樹・飯田全広・久我守弘・末吉敏則（熊本大）
pp. 1 - 6
VLD2017-28
高位合成を用いた3次元立体音響プロセッサの設計環境の構築
○大平裟耶・土屋尚暉・松村哲哉（日大）
pp. 7 - 12
VLD2017-29
近似乗算器の内部構成に関する検討
○井上晶仁・田島加織・馬場裕之・ヨウ ドウキン・請園智玲・佐藤寿倫（福岡大）
pp. 13 - 18
VLD2017-30
BN曲線上におけるOptimal Ateペアリング向け演算ハードウェアの最適化
○市橋忠之・粟野皓光・池田 誠（東大）
pp. 19 - 24
VLD2017-31
IPコアの論理暗号化法の復号化鍵数の評価
○橋立英実・細川利典（日大）・吉村正義（京都産大）
pp. 25 - 30
VLD2017-32
バックゲートバイアス制御技術のためのトリプルウェル構造のオーバーヘッド低減
○小笠原泰弘・関川敏弘・小池帆平（産総研）
pp. 31 - 35
VLD2017-33
動的マルチボディバイアス制御を用いたデジタルメモリのリークエネルギー削減
○吉田有佑・宇佐美公良（芝浦工大）
pp. 37 - 42
VLD2017-34
ツインタワー用共有メモリチップの開発
○寺嶋爽花・小島拓也・奥原 颯・松下悠亮・安藤尚輝（慶大）・並木美太郎（東京農工大）・天野英晴（慶大）
pp. 43 - 48
VLD2017-35
遅延故障BIST高品質化のためのLFSRシード生成法
○渡邊恭之介・大竹哲史（大分大）
pp. 49 - 54
VLD2017-36
機械学習を用いたフェールチップ判別における適用識別器と判別確度の決定法
○柚留木大地・大竹哲史（大分大）・中村芳行（ルネサス エレクトロニクス）
pp. 55 - 60
VLD2017-37
コントローラ拡大を用いたレジスタ転送レベルにおけるテストパターン数削減のためのハードウェア要素のテストレジスタ割当て法
○武田 俊・細川利典・山崎紘史（日大）・吉村正義（京都産大）
pp. 61 - 66
VLD2017-38
ビアスイッチを用いた粒度混合再構成可能アーキテクチャへの最適なFFT回路実装
○藤本哲彰（立命館大）・高橋 渡・若林一敏（NEC）・今川隆司・越智裕之（立命館大）
pp. 67 - 72
VLD2017-39
ビアスイッチクロスバを用いた再構成可能デバイスのプログラム制約を考慮する配線手法
○山口航誠・今川隆司・越智裕之（立命館大）
pp. 73 - 78
VLD2017-40
双安定リング回路の収束時間により瞬時値応答を得る発振回路PUF
○田中悠貴・辺 松・廣本正之・佐藤高史（京大）
pp. 79 - 84
VLD2017-41
スキャンベース論理BISTにおけるマルチサイクルテストの中間観測FF選出手法について
○大島繁之・加藤隆明（九工大）・王 森レイ（愛媛大）・佐藤康夫・梶原誠司（九工大）
pp. 85 - 90
VLD2017-42
On Avoiding Test Data Corruption by Optimal Scan Chain Grouping
○Yucong Zhang・Stefan Holst・Xiaoqing Wen・Kohei Miyase・Seiji Kajihara（KIT）・Jun Qian（AMD）
pp. 91 - 94
VLD2017-43
SATソルバを用いた低消費電力向けテストパタン圧縮手法について
○松永裕介（九大）
pp. 95 - 99
VLD2017-44
β展開に基づくAD変換器のルックアップテーブル除去によるデジタル回路部の面積削減
○進藤佑司・瀬戸謙修・傘 昊（東京都市大）
pp. 101 - 104
VLD2017-45
MIMO-OFDM無線通信における信号分離のためのパイプライン型逆行列演算回路のアーキテクチャ検討
○今川隆司（立命館大）・池下貴大・筒井 弘・宮永喜一（北大）
pp. 105 - 108
VLD2017-46
多数決関数を用いた並列プレフィックス加算器の実現と最適化
○松本大輝・柳澤政生・木村晋二（早大）
pp. 109 - 114
VLD2017-47
Stochastic Number Generation with Internal Signals of Peripheral Logic Circuits
○Naoya Kubota・Maki Fujiha・Hideyuki Ichihara・Tsuyoshi Iwagaki・Tomoo Inoue（Hiroshima City Univ.）
pp. 115 - 120
VLD2017-48
静的な定数を係数とする乱数生成器を使用しないストカスティック論理回路
○多和田雅師・柳澤政生・戸川 望（早大）
pp. 121 - 124
VLD2017-49
IDDT出現時間に基づく検査法の断線故障検出能力向上のための設計
○神原東風・大谷航平・四柳浩之・橋爪正樹（徳島大）
pp. 125 - 130
VLD2017-50
［招待講演］機械学習で切り開く新しいリソグラフィ・DFM技術
○松縄哲明（東芝メモリ）
p. 131
VLD2017-51
トリガ条件の異なるハードウェアトロイの設計とSVMを用いた検出
○井上智貴・長谷川健人（早大）・小林悠記（NEC）・柳澤政生・戸川 望（早大）
pp. 133 - 138
VLD2017-52
暗号回路に挿入されたハードウェアトロイとその抑止回路のFPGA実装
○長谷川健人・柳澤政生・戸川 望（早大）
pp. 139 - 144
VLD2017-53
製造過程でのトロイ回路混入を検知する設計手法
○奥田良宣・吉村正義・大山浩平（京都産大）
pp. 145 - 150
VLD2017-54
［基調講演］動的スパースモデリングの理論と応用
○永原正章（北九州市大）
pp. 169 - 170
VLD2017-55
検索ルールの自動登録・削除機能を有するパケット検索エンジンLSI
○川村嘉郁・今村幸祐（金沢大）・松村哲哉（日大）・松田吉雄（金沢大）
pp. 171 - 176
VLD2017-56
PAM-4送信イコライザのリアルタイム係数調整手法
○飯島洋祐・田谷圭吾（小山高専）・弓仲康史（群馬大）
pp. 177 - 182
VLD2017-57
A General Model of Timing Correction by Temperature Dependent Clock Skew
○Mineo Kaneko（JAIST）
pp. 183 - 188
VLD2017-58
スマートコミュニティにおける二次利用のためのBlind電子透かし手法の提案と検討
○大野雄太・仁和 瞭・西 宏章（慶大）
pp. 191 - 196
VLD2017-59
集合対間配線における目標端子対選択法に関する一検討
○赤木佳乃・佐藤真平・高橋篤司（東工大）
pp. 235 - 240
VLD2017-60
集合対間配線問題のための二段階のILPにより最大配線長と配線長差を最小化する配線手法
○原 秀太郎・藤吉邦洋（東京農工大）
pp. 241 - 246
VLD2017-61
重矩形分割上での効率的な探索手法に関する研究
○横田真樹・藤吉邦洋（東京農工大）
pp. 247 - 252
注： 本技術報告は査読を経ていない技術報告であり，推敲を加えられていずれかの場に発表されることがあります．