Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380
[TOP] | [2007] | [2008] | [2009] | [2010] | [2011] | [2012] | [2013] | [Japanese] / [English]
VLD2010-57
ITS画像処理アルゴリズムの数学的記述から電子システム記述への変換の一手法
○藤田有希生・都築正憲・杉田善哉・福井正博（立命館大）
pp. 1 - 6
VLD2010-58
仮想マルチプロセッサモデルに基づく高速SoCプロトタイピング手法
○吉田浩章・藤田昌宏（東大/JST）
pp. 7 - 12
VLD2010-59
発見的手法に基づくスケーラブルなインクリメンタル高位合成
○小野翔平（東大）・吉田浩章・藤田昌宏（東大/JST）
pp. 13 - 18
VLD2010-60
マルチサイクル故障に耐性を持つデータパスのためのバインディング法
○邊見勇登・吉川祐樹・市原英行・井上智生（広島市大）
pp. 25 - 30
VLD2010-61
スキャンBISTにおけるマルチサイクルテストと部分観測方式の提案と評価
○山口久登・松薗 誠・佐藤康夫・梶原誠司（九工大/JST）
pp. 31 - 36
VLD2010-62
キャプチャ時消費電力指向テスト生成における検出疑似外部出力決定法
○沈 揚・細川利典（日大）・吉村正義（九大）
pp. 37 - 42
VLD2010-63
画像伸張回路を用いた組込みテスト生成に関する実験的考察
○岩本由香・吉川祐樹・市原英行・井上智生（広島市大）
pp. 43 - 48
VLD2010-64
FIFOをキャッシュ置換ポリシとする正確なキャッシュ構成シミュレーションの高速化
○多和田雅師・柳澤政生・大附辰夫・戸川 望（早大）
pp. 55 - 60
VLD2010-65
細粒度電源管理に対応したVLIW型プロセッサ向け消費電力最小命令スケジューリング手法
○谷口一徹・内田充哉・冨山宏之・福井正博（立命館大）
pp. 61 - 66
VLD2010-66
パケット転送経路の偏りに着目した高性能非同期式ネットワークオンチップの検討
○武安 聡・今井 雅・中村 宏（東大）
pp. 67 - 72
VLD2010-67
通信フレーム処理向けFPGA構成および検証方法
○草場 律・川合賢治・安田禎之・重松智志・中西 衛・浦野正美（NTT）
pp. 73 - 78
VLD2010-68
高性能SoCプロトタイプのFPGA実装方式の検討
○谷田英生（東大）・吉田浩章・藤田昌宏（東大/JST）
pp. 79 - 84
VLD2010-69
［招待講演］国際会議への論文の執筆ガイド ～ VLSI設計技術分野での一考察 ～
○橋本昌宜（阪大）
p. 91
VLD2010-70
動的なスイッチング情報を用いたパワーゲーティング回路向け高精度遅延時間解析法の提案
○武田清大・金 均東・中村 宏（東大）・宇佐美公良（芝浦工大）
pp. 93 - 98
VLD2010-71
［招待講演］シリコンをベースにした光電気融合技術 ～ シリコンフォトニクスによる光回路と電子回路の集積 ～
○板橋聖一・土澤 泰・山田浩治・渡辺俊文・篠島弘幸・西 英隆・高橋 礼（NTT）・和田一実・石川靖彦（東大）
pp. 105 - 106
VLD2010-72
SREEP：SR等価回路を用いたセキュアスキャン設計支援ツール
○藤原克哉（秋田大）・藤原秀雄（奈良先端大）・玉本英夫（秋田大）
pp. 107 - 112
VLD2010-73
非実機環境上での故障注入技術による車載システムレベル信頼性評価技術
○伊藤康宏（日立）・中田洋平・川口 博（神戸大）・吉本雅彦（神戸大/JST）・勝 康夫・於保 茂（日立）
pp. 119 - 123
VLD2010-74
システムレベル故障注入技術を用いたディペンダブルプロセッサアーキテクチャの評価・検証
○中田洋平（神戸大）・伊藤康宏・勝 康夫・於保 茂（日立）・川口 博（神戸大）・吉本雅彦（神戸大/JST）
pp. 125 - 130
VLD2010-75
ILP Approach to Extended Ordered Coloring for Skew Adjustability-Aware Resource Binding
○Mineo Kaneko（JAIST）
pp. 131 - 136
VLD2010-76
動作記述を用いた順序テスト生成およびテスト容易化バインディング
○井上諒一・藤原浩顕・細川利典（日大）・藤原秀雄（奈良先端大）
pp. 143 - 148
VLD2010-77
コードベース三次元直方体配置における隣接挿入操作とその効果
○上杉 伸・金子峰雄（北陸先端大）
pp. 149 - 154
VLD2010-78
Rectilinear Steiner Arborescence問題の厳密解法における枝刈り規則について
○長瀬将行・高橋俊彦（新潟大）
pp. 155 - 159
VLD2010-79
Analysis of Channel Decomposition for Structured Analog Layout and Low-power Applications
○Bo Yang・Qing Dong・Jing Li・Shigetoshi Nakatake（Univ. of Kitakyushu）
pp. 161 - 166
VLD2010-80
OSSEDAツールに対するクロックツリージェネレータの実装
○樋口拓哉・大金淳一郎・清水尚彦（東海大）
pp. 167 - 172
VLD2010-81
超低電圧領域における最適加算器アーキテクチャの検討
○小西奈緒・工藤 優・宇佐美公良（芝浦工大）
pp. 173 - 178
VLD2010-82
パワーゲーティングにおけるラッシュカレント評価のための大規模LSIモデル構築の一提案
○山内寛人・宮島淳企・鷲見知彦・福井正博（立命館大）・築山修治（中大）
pp. 179 - 184
VLD2010-83
Sharing of Clock Gating Modules under Multi-Stage Clock Gating Control
○Xin Man（Waseda Univ.）・Takashi Horiyama（Saitama Univ.）・Tomoo Kimura・Koji Kai（Panasonic）・Shinji Kimura（Waseda Univ.）
pp. 185 - 190
注： 本技術報告は査読を経ていない技術報告であり，推敲を加えられていずれかの場に発表されることがあります．