Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380
[TOP] | [2008] | [2009] | [2010] | [2011] | [2012] | [2013] | [2014] | [Japanese] / [English]
VLD2011-52
TDCを用いたRG-DTM PUFの検討
○村山貴彦・汐崎 充・古橋康太・藤野 毅（立命館大）
pp. 1 - 6
VLD2011-53
スキャンシグネチャを用いたTriple DESに対するスキャンベース攻撃手法
○小寺博和・柳澤政生・戸川 望（早大）
pp. 7 - 12
VLD2011-54
シフトレジスタ準等価な回路を用いたセキュアでテスト容易なスキャン設計について
○藤原克哉（秋田大）・藤原秀雄（阪学院大）・玉本英夫（秋田大）
pp. 13 - 18
VLD2011-55
90nmプロセス商用FPGAにマッピングしたリングオシレータの発振周波数の劣化評価
○石井翔平（京都工繊大）・小林和淑（京都工繊大/JST）
pp. 19 - 24
VLD2011-56
システムLSIの消費エネルギー見積もりの高精度化に関する検討
○王 翔（九大）・吉松則文（九州先端科学技研）・村上和彰（九大）
pp. 25 - 30
VLD2011-57
超高速応答を実現するハードウェア割り込み処理機構
○丸山修孝（カーネロンシリコン）・石原 亨（京大）・高田広章（名大）・安浦寛人（九大）
pp. 31 - 36
VLD2011-58
故障検出機能を有する2色符号とその非同期双方向リンクへの応用
○松本 敦（東北大）・鬼沢直哉（マギル大）・羽生貴弘（東北大）
pp. 37 - 42
VLD2011-59
冗長/非冗長化FFによる耐ソフトエラー多重化プロセッサの性能評価
○岡田翔伍・増田政基（京都工繊大）・姚 駿（奈良先端大）・嶋田 創（奈良先端大/JST）・小林和淑（京都工繊大/JST）
pp. 43 - 48
VLD2011-60
A Dynamically Configurable NoC Test Access Mechanism
○Takieddine Sbiai・Kazuteru Namba・Hideo Ito（Chiba Univ.）
pp. 49 - 54
VLD2011-61
システムオングラス液晶ディスプレイの入力信号配線幅設計に関する一考察
○水津太一・築山修治（中大）
pp. 55 - 60
VLD2011-62
凸型ブロックに対する解析的配置手法
○五反田明了・鍬農雅友・高島康裕（北九州市大）
pp. 61 - 65
VLD2011-63
ブロック反復法による電源回路網解析の高速化
○森下拓海・筒井 弘・越智裕之・佐藤高史（京大）
pp. 67 - 71
VLD2011-64
ゼロ分散推定重点的サンプリングを用いたランダムウォークによる線形回路の過渡解析
○宮川哲朗・筒井 弘・越智裕之・佐藤高史（京大）
pp. 73 - 78
VLD2011-65
省面積抵抗ストリングDACと閉ループ・オフセット検出を用いたCMOSオペアンプのオフセット校正
○森本浩之・後藤弘明（九工大）・藤原 宗（新日本無線）・中村和之（九工大）
pp. 79 - 84
VLD2011-66
ランダムテレグラフノイズモデル化のためのパラメータ推定法の検討
○粟野皓光・清水裕史・筒井 弘・越智裕之・佐藤高史（京大）
pp. 85 - 90
VLD2011-67
システムレベル通信モデルにおけるFIFOベース通信チャネルの効率化機構と自動合成
○湊 雅登・安藤友樹・柴田誠也（名大）・木下智雄（ソリトンシステムズ）・本田晋也・高田広章（名大）
pp. 91 - 96
VLD2011-68
スクラッチパッドメモリの実行時管理機能を有するリアルタイムOSの実装および評価
○高瀬英希（名大/学振）・高田広章（名大）
pp. 97 - 102
VLD2011-69
外側ループシフトを使用した高位合成向け自動ループ融合
○加藤勇太・瀬戸謙修・丸泉琢也（東京都市大）
pp. 103 - 108
VLD2011-70
高位合成に最適化されたコデザイン手法 ～ Androidプラットフォームへの適用 ～
○伊藤仁貴・田中清史（北陸先端大）
pp. 109 - 113
VLD2011-71
テスト設計選択のためのLSI設計製造コストモデル
○志水 昂・岩垣 剛・市原英行・井上智生（広島市大）
pp. 115 - 120
VLD2011-72
スキャンチェーンの再構成による千葉大スキャンテストデータ圧縮率向上手法
○赤川慎人・難波一輝・伊藤秀男（千葉大）
pp. 121 - 126
VLD2011-73
BASTにおけるテストデータ量を削減するためのスキャンチェインの接続法
○陳 贇・細川利典（日大）・吉村正義（九大）
pp. 127 - 132
VLD2011-74
テストデータ量削減のための反転信号シフト型BAST構成とテストパターン生成法
○岡田靖彦・四柳浩之・橋爪正樹（徳島大）
pp. 133 - 138
VLD2011-75
［フェロー記念講演］安全・安心社会と電子情報技術 ～ 何をどうやって守るか ～
○坂井修一（東大）
pp. 139 - 140
VLD2011-76
超微細化を実現する側壁ダブルパターニングのためのレイアウト設計手法
○児玉親亮・中山幸一・小谷敏也・野嶋茂樹・三本木省次・宮本晋示（東芝）
pp. 141 - 146
VLD2011-77
整数線形計画問題に基づいたネットワークオンチップにおけるフォールトトレランスのためのタスクの多重割り当て手法
○齋藤 寛（会津大）・米田友洋（NII）・中村祐一（NEC）
pp. 147 - 152
VLD2011-78
論理合成・検証の研究開発用インフラストラクチャYmtoolsの開発
○松永裕介（九大）
pp. 153 - 158
VLD2011-79
A Basic Study on Timing-Test Scheduling for Post-Silicon Skew Tuning
○Mineo Kaneko（JAIST）
pp. 159 - 164
VLD2011-80
Cソースコード可視化技術を用いたハードウェア開発
○松田昭信・馬場伸一・高本博文（九州組込みフォーラム）
pp. 165 - 170
VLD2011-81
［基調講演］リソグラフィの歴史と今後の展望
○野嶋茂樹（東芝）
p. 171
VLD2011-82
［招待講演］超低電圧サブスレショルド回路設計
○橋本昌宜（阪大）
pp. 173 - 178
VLD2011-83
マルチサイクルテスト構造を用いたキャプチャ電力の低減
山口久登・○松薗 誠・宮瀬紘平・佐藤康夫・梶原誠司（九工大/JST）
pp. 179 - 183
VLD2011-84
TDCを組み込んだ遅延故障検出用テスト容易化設計について
○槇本浩之・四柳浩之・橋爪正樹（徳島大）
pp. 185 - 190
VLD2011-85
VLSIの製造バラつきと経年劣化を考慮したアダプティブフィールドテストにおけるパス選択法に関する考察
○柏崎智史・細川利典（日大）・吉村正義（九大）
pp. 191 - 195
VLD2011-86
組込み自己テストにおける温度均一化制御
○村田絵理（奈良先端大）・大竹哲史（大分大/JST）・中島康彦（奈良先端大）
pp. 197 - 202
VLD2011-87
PCB一層配線における集合対間配線のフローを用いた配線長差削減アルゴリズム
○山本祐作・高橋篤司（阪大）
pp. 203 - 208
VLD2011-88
An Improved Simulated Annealing for 3D Packing with Sequence Triple and Quintuple Representations
○Yiqiang Sheng（Tokyo Inst. of Tech.）・Atsushi Takahashi（Osaka Univ.）・Shuichi Ueno（Tokyo Inst. of Tech.）
pp. 209 - 214
VLD2011-89
制御回路共有化に基づく非同期細粒度パワーゲーティング手法とその応用
○河野宇朗（東北大）・鬼沢直哉（マギル大）・松本 敦・羽生貴弘（東北大）
pp. 215 - 220
VLD2011-90
トランジェントグリッチエネルギーを低減するパワーゲーティングの回路方式の検討
○太田雄也・工藤 優・宇佐美公良（芝浦工大）
pp. 221 - 226
注： 本技術報告は査読を経ていない技術報告であり，推敲を加えられていずれかの場に発表されることがあります．