Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380
[TOP] | [2010] | [2011] | [2012] | [2013] | [2014] | [2015] | [2016] | [Japanese] / [English]
VLD2013-134
非均質なリングオシレータを用いたランダムテレグラフノイズの特性解析
○西村彰平・松本高士（京大）・小林和淑（京都工繊大）・小野寺秀俊（京大）
pp. 1 - 6
VLD2013-135
CMOSトランジスタのランダム・テレグラフ・ノイズが組合せ回路遅延に及ぼす影響
○松本高士（京大）・小林和淑（京都工繊大）・小野寺秀俊（京大）
pp. 7 - 12
VLD2013-136
等角メッシュモデルとブロック型Leapfrog法を用いた多層電源分配回路網の高速シミュレーション
○關根惟敏・浅井秀樹（静岡大）
pp. 13 - 18
VLD2013-137
小型液晶ディスプレイ駆動回路用nMOSダイナミックシフトレジスタとその評価
○比嘉晋士・栗田知拓・築山修治（中大）
pp. 19 - 24
VLD2013-138
直列接続された組電池の統計的寿命解析手法について
○佐々木大介・築山修治・松永真理子（中大）・高橋真吾（NEC）
pp. 25 - 30
VLD2013-139
スキャンチェイン長に依存しないLED暗号に対するスキャンベース攻撃
○藤代美佳・柳澤政生・戸川 望（早大）
pp. 31 - 36
VLD2013-140
故障解析に耐性を持つラッチを利用したAES暗号回路
○史 又華・谷口寛彰・戸川 望・柳澤政生（早大）
pp. 37 - 42
VLD2013-141
改良ランダムオーダースキャンによるセキュアスキャン設計とその評価
○大屋 優・跡部悠太・史 又華・柳澤政生・戸川 望（早大）
pp. 43 - 48
VLD2013-142
集合対間配線に対する配線長差削減アルゴリズムの改良
○山本祐作・高橋篤司（東工大）
pp. 49 - 54
VLD2013-143
Simulated Annealing法探索に適した解空間の構成法に関する研究
手塚 寛・○藤吉邦洋（東京農工大）
pp. 55 - 60
VLD2013-144
分子生物学におけるモチーフ抽出問題に対する並列タブー探索法とGPU実装
○谷原勇樹・稲木雅人・永山 忍・若林真一（広島市大）
pp. 61 - 66
VLD2013-145
レート歪み最適化による量子化プロセスの高速化手法とその評価
○森口元気・澤野 肇・神戸尚志（近畿大）・藤田 玄（阪電通大）
pp. 67 - 72
VLD2013-146
高位合成による動き検出技術のハードウェア化の一検討
○永井翔太・神戸尚志（近畿大）・藤田 玄（阪電通大）
pp. 73 - 77
VLD2013-147
相関を持つストカスティック数の演算精度に与える影響に関する考察
○石井章太・砂盛大貴・市原英行・岩垣 剛・井上智生（広島市大）
pp. 79 - 84
VLD2013-148
［招待講演］Advanced Model-Based Hotspot Fix Flow for Layout Optimization with Genetic Algorithm
○Shuhei Sota（Toshiba Microelectronics）・Taiga Uno・Masanari Kajiwara・Chikaaki Kodama（Toshiba）・Hirotaka Ichikawa（Toshiba Microelectronics）・Ryota Aburada・Toshiya Kotani（Toshiba）・Kei Nakagawa・Tamaki Saito（Toshiba Microelectronics）
p. 85
VLD2013-149
ダブルパターニングにおけるリソグラフィECOのためのパターン局所修正法
○宮辺祐太郎・高橋篤司・松井知己（東工大）・小平行秀（会津大）・横山陽子（東芝）
pp. 87 - 92
VLD2013-150
側壁ダブルパターニングのための修正2色グリッド配線法
○井原岳志・高橋篤司（東工大）・児玉親亮（東芝）
pp. 93 - 98
VLD2013-151
超微細化を実現する側壁ダブル・クアドラプルパターニングのための3色グリッド配線手法
○児玉親亮（東芝）・市川裕隆（東芝マイクロエレクトロニクス）・中嶌史晴・中山幸一・野嶋茂樹・小谷敏也（東芝）
pp. 99 - 104
VLD2013-152
クラスタリングによる高速なリソグラフィ照明形状最適化
○多和田雅師・柳澤政生・戸川 望（早大）・橋本隆希・坂主圭史・野嶋茂樹・小谷敏也（東芝）
pp. 105 - 110
VLD2013-153
［記念講演］Digital Microuidic Biochip向けのネットワークフローベースの最適な試料生成アルゴリズム
ディン アイン チュン・○山下 茂（立命館大）・ホー ツン イ（国立成功大）
pp. 111 - 112
VLD2013-154
［記念講演］Co-simulation Framework for Streamlining Microprocessor Development on Standard ASIC Design Flow
○Tomoyuki Nakabayashi・Tomoyuki Sugiyama・Takahiro Sasaki（Mie Univ.）・Eric Rotenberg（NCSU）・Toshio Kondo（Mie Univ.）
p. 113
VLD2013-155
［記念講演］HIE-Block Latency Insertion Method for Fast Transient Simulation of Nonuniform Multiconductor Transmission Lines
○高崎貴大・關根惟敏・浅井秀樹（静岡大）
pp. 115 - 118
VLD2013-156
積極的資源共有による高面積効率耐ソフトエラーデータパス回路の設計
○呉 政訓・金子峰雄（北陸先端大）
pp. 119 - 124
VLD2013-157
寄生バイポーラ効果を考慮した多ビットソフトエラーの評価
○古田 潤（京大）・小林和淑（京都工繊大）・小野寺秀俊（京大）
pp. 125 - 130
VLD2013-158
Analysis of Radiation-Induced Errors in PLL based on Behavioral Modeling
○SinNyoung Kim（Kyoto Univ.）・Tomohiro Fujita（Ritsumeikan Univ.）・Akira Tsuchiya・Hidetoshi Onodera（Kyoto Univ.）
pp. 131 - 136
VLD2013-159
多段積層メモリチップ間誘導結合インタフェース
○齊藤美都子・黒田忠広（慶大）
pp. 137 - 140
VLD2013-160
SOTBでのDVSに向けた温度モニタ回路の検討
○和田達矢・宇佐美公良（芝浦工大）
pp. 141 - 146
VLD2013-161
サブスレッショルド回路における遅延・エネルギーの温度依存性に関する実験および考察
○櫛田浩樹・史 又華・戸川 望（早大）・宇佐美公良（芝浦工大）・柳澤政生（早大）
pp. 147 - 151
VLD2013-162
薄膜BOX-SOIにおける動的なマルチVth技術に関する設計手法
○三枝樹規・宇佐美公良（芝浦工大）
pp. 153 - 158
VLD2013-163
極低電圧集積回路のための基板バイアス・タイミングスキュー同時調整
○久保辰徳・金子峰雄（北陸先端大）
pp. 159 - 163
VLD2013-164
同期・非同期混合回路方式とその設計手法
○加藤孝太郎・金子峰雄（北陸先端大）
pp. 165 - 170
VLD2013-165
再利用のためのRTLからの関数コード生成手法
○立岡真人・青木利晃・金子峰雄（北陸先端大）
pp. 171 - 176
VLD2013-166
VerilogHDLによるハードウェア設計への記号モデル検査の適用事例
○横川智教・東山大地（岡山県立大）・近藤真史（川崎医療福祉大）・佐藤洋一郎・有本和民（岡山県立大）
pp. 177 - 182
VLD2013-167
マルチドメインクロックスキュースケジューリングを用いたFPGAへの一般同期回路の実装
○増井達哉・小平行秀（会津大）
pp. 183 - 188
注： 本技術報告は査読を経ていない技術報告であり，推敲を加えられていずれかの場に発表されることがあります．