Online edition: ISSN 2432-6380
[TOP] | [2020] | [2021] | [2022] | [2023] | [2024] | [2025] | [2026] | [Japanese] / [English]
DC2025-50
オープンソースEDAを用いたチップ作製と機能評価
片下敏宏・○小笠原泰弘・福田悠太・堀 洋平・日置雅和（産総研）
pp. 1 - 5
DC2025-51
FPGA上の近似乗算器のLUT最適化によるエラー削減
○木村晋二（早大）・堀山貴史（北大）
pp. 6 - 11
DC2025-52
多倍長演算の自動分割とデータパスの最適化
○鈴木佑典・池田 誠（東大）
pp. 12 - 17
DC2025-53
Scalable FPGA Delta-Stepping Accelerator Design for Parallel Single-Source Shortest Path Problem using High-Level Synthesis
○Meng Haopeng・Kazutoshi Wakabayashi・Makoto Ikeda（UTokyo）
pp. 18 - 23
DC2025-54
故障検出の必要十分条件を用いた複数目標故障テスト生成の高速化について
○澤田太生・細川利典（日大）・吉村正義（京都産大）・新井雅之（日大）
pp. 24 - 29
DC2025-55
ニアメモリアーキテクチャを用いた集合演算プロセッサにおける並列分割テスト
○王 子洋・山本隆介・王 森岭・甲斐 博・樋上喜信・高橋 寛（愛媛大）
pp. 30 - 35
DC2025-56
ダミー演算に基づく診断容易化レジスタバインディング手法
○久保倉修司・細川利典（日大）・山崎浩二（明大）・吉村正義（京都産大）
pp. 36 - 41
DC2025-57
RISC-Vプロセッサにおける命令レベル擬似乱数テストの有効性評価
○濱村心之丞・大竹哲史（大分大）
pp. 42 - 47
DC2025-58
［基調講演］半世紀に一度の3つの追い風の中で、最後で最大の機会の5年に半導体設計者への期待
○若林秀樹（熊本大）
pp. 48 - 51
DC2025-59
極低温環境下における順方向基板バイアス対応スタンダードセルライブラリの生成とRISCプロセッサによる性能評価
○谷口 真・Zhipeng Liang・高山 創（京都工繊大）・塩見 準（阪大）・新谷道広（京都工繊大）
pp. 52 - 57
DC2025-60
高効率データ転送のための三次元積層LSI超並列TSVバス通信方式のチップ設計
○汐田優斗・渕野 翔・福島将馬（熊本大）・久保木 猛（広島大）・青柳昌宏・大川 猛（熊本大）
pp. 58 - 63
DC2025-61
Rocket Chipの4方式によるカスタム命令自動プログラムの実装
○北山崇晴・武内良典（近畿大）
pp. 64 - 69
DC2025-62
CiMに向けたTaOxベースアナログReRAMにおけるランダムテレグラフノイズの高精度な特性抽出手法
○アバラ勇士・三澤奈央子・松井千尋・竹内 健（東大）
pp. 70 - 73
DC2025-63
40nm TaOx ReRAMのRead-disturbによる読み出し電流値とRTNの頻度の変化
○鈴木渉太・三澤奈央子・松井千尋・竹内 健（東大）
pp. 74 - 79
DC2025-64
ReRAMを用いたComputation-in-Memoryのデータリテンションによる積和演算値の誤りを低減する列方向の重み反転手法
○三澤奈央子・井爪優輔・平田佑亮（東大）・森本雅大・大原猛史（NTCJ）・松井千尋・竹内 健（東大）
pp. 80 - 83
DC2025-65
反復エラー注入とLoRAを用いてViTに向けたComputation-in-Memoryを小型でエラーに堅牢にするFine-tuning手法
○三澤奈央子・張 睿騏・王 韬・松井千尋・竹内 健（東大）
pp. 84 - 86
DC2025-66
［招待講演］初等中等高等教育をつなぐサーキットデザイン教育 ～ 目に見えない大切なもの ～
○石川洋平（有明高専）
pp. 87 - 92
DC2025-67
［招待講演］高エネルギー素粒子実験におけるFPGAに搭載するAIトリガーの発展
○前田順平（神戸大）
p. 93
DC2025-68
小面積実装を目的としたfDTM PUFのレイアウト最適化
○福田悠太（産総研/立命館大）・堀 洋平・片下敏宏（産総研）・吉田康太・藤野 毅（立命館大）
pp. 94 - 99
DC2025-69
FPGAベースの高速Ethernet MAC向けレイテンシ測定システムの実装と評価
○比嘉義斗・田畑順正・佐方美月・長名保範（熊本大）
pp. 100 - 104
DC2025-70
ギャップチャネルにおける局所混雑度緩和に関する一検討
○朝永陽平・下田将之・高橋篤司（Science Tokyo）
pp. 105 - 110
DC2025-71
2のべき乗拡張を用いたループ平坦化のアクセラレータ設計用コンパイラ上での実装と評価
○出良 敦・瀬戸謙修（熊本大）
pp. 111 - 116
DC2025-72
圧縮センシングによるハードウェア・信号処理融合型省電力無線脳波伝送システム ～ 万博会場における屋外検証：体温・外気温差から得られる僅少エネルギーのみで動作 ～
○兼本大輔・吉本風音・本持翔大・廣瀬哲也（阪大）
pp. 117 - 122
DC2025-73
TaOx ReRAMを用いたアナログComputation-in-Memoryにおける10年にわたる長期データ保持を実現する推論精度補償手法
○平田佑亮・山内堅心・三澤奈央子・松井千尋・竹内 健（東大）
pp. 123 - 126
DC2025-74
低温における分周器のデューティ比変動に対するフォワードボディバイアスによる補正
○北村昂史・土谷 亮・井上敏之・岸根桂路（滋賀県立大）
pp. 127 - 131
DC2025-75
生成AIエージェントを活用したDNN推論処理のFPGA自動設計
○内藤健太・芹澤靖隆・松本久功（日立）
pp. 132 - 136
DC2025-76
暗号処理向け粗粒度再構成可能アーキテクチャの評価
○小島拓也（筑波大）・伊藤尚子（東大）
pp. 137 - 142
DC2025-77
ハードウェア実装容易性を考慮した完全量子化BERTモデルの提案とそのFPGA実装
○更田裕司・片下敏宏・堀 洋平・日置雅和（産総研）
pp. 143 - 148
DC2025-78
ASIC向け組込みFPGA-IPの自動生成ツールの開発
○竹野晃大・久我守弘・飯田全広（熊本大）
pp. 149 - 154
DC2025-79
割り込み信号線検査のための弛緩発振器による電気検査法の試作と検討
○山橋湧也・四柳浩之（徳島大）・橋爪正樹（放送大）
pp. 155 - 160
DC2025-80
遅延検査容易化設計に組込んだアービターPUFの実測評価
○藤野泰弘・四柳浩之（徳島大）・橋爪正樹（放送大）
pp. 161 - 166
DC2025-81
自己観測バウンダリスキャンを用いる半断線故障検査法の提案
○南 柊哉・四柳浩之（徳島大）・橋爪正樹（放送大）
pp. 167 - 172
DC2025-82
［招待講演］大規模階層デザインにおけるテスト課題に対するソリューションとAIによる開発効率化
○鈴木祐也（日本シノプシス）
p. 173
DC2025-83
FMAのためのランク学習を用いたQUBO構築手法
○太田 岳・白井達彦（早大）・戸川 望（早大/Quanmatic）
pp. 174 - 179
DC2025-84
イジングマシンのための特異値分解と係数除去によるQUBO簡略化
○稲葉慎之助・戸川 望（早大）
pp. 180 - 185
DC2025-85
ハミング重みを考慮した部分QUBOの動的変数選択手法
○齋藤善仁・三田光希・戸川 望（早大）
pp. 186 - 191
DC2025-86
制約パラメータ化を用いたスピン変数削減手法
○青木来生・太田 岳・白井達彦・戸川 望（早大）
pp. 192 - 197
DC2025-87
Fault-Injected Weight-Adjusting Training for Reliable Memristor-Based Neural Networks.
○Md. Sihabul Islam・Taisho Sasada・Michiko Inoue（NAIST）
pp. 198 - 203
DC2025-88
LLMを用いた論理回路のテスタビリティ解析
○井手秋孝・王 森岭・甲斐 博・樋上喜信・高橋 寛（愛媛大）
pp. 204 - 209
DC2025-89
経年劣化耐性を持ったRS-DICEの検討
○小竹渓心・難波一輝（千葉大）
pp. 210 - 214
DC2025-90
トポロジー同型n分割による基底状態を保証したイジングモデルビット幅削減手法
○冨田 柊・青木来生・稲葉慎之助・多和田雅師・戸川 望（早大）
pp. 215 - 220
DC2025-91
イジングマシンと大規模言語モデルによる複数日旅程計画問題へのアプローチ
○田中綺珠・梶 翔真・太田 岳・池上裕香・鮑 思雅・戸川 望（早大）
pp. 221 - 226
DC2025-92
LLMの量子化されたKVキャッシュに向けたReRAMのマッピング手法の検討
○鈴木渉太・三澤奈央子・松井千尋・竹内 健（東大）
pp. 227 - 232
DC2025-93
FPGA向けの低リソース使用量および低遅延な8ビット正確乗算器の設計と評価
○成田豊隆・木田 岬・佐藤真平（信州大）
pp. 233 - 238
DC2025-94
可変並列性再構成可能アーキテクチャの計算削減手法と最適化ソフトウェア
○井上 祐・堀 篤史・丸亀孝生・浅井哲也（北大）・アレキサンドラ シュミッド（EPFL）・安藤洸太（北大）
pp. 239 - 244
DC2025-95
画像を用いて深度情報を抽出するストリーミングアーキテクチャの検討
○高橋 悠・安藤洸太・丸亀孝生・浅井哲也（北大）
pp. 245 - 250
DC2025-96
極低温動作DACに向けたバッファアンプの素子値最適化
○臼井健悟・髙井伸和（京都工繊大）
pp. 251 - 255
DC2025-97
アナログ集積回路の自動設計アルゴリズムにおけるグローバル感度解析手法の有効性の検証
○南村天楽・髙井伸和（京都工繊大）
pp. 256 - 260
DC2025-98
デバイス選択とパラメータ最適化を統合したモンテカルロ木探索ベースのアナログ回路自動設計手法
○森口悠斗・高井伸和（京都工繊大）
pp. 261 - 266
DC2025-99
非アイランドスタイルeFPGA向け配置・配線手法の検討
○井石有美・佐々木龍也・飯田全広・瀬戸謙修（熊本大）
pp. 267 - 272
注： 本技術報告は査読を経ていない技術報告であり，推敲を加えられていずれかの場に発表されることがあります．