Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380
[TOP] | [2006] | [2007] | [2008] | [2009] | [2010] | [2011] | [2012] | [Japanese] / [English]
VLD2008-126
VLIW型DSP SPXK5の条件実行を考慮した最適コードスケジューリング
○山本哲也・石浦菜岐佐（関西学院大）・久村孝寛・池川将夫（NEC）・今井正治（阪大）
pp. 1 - 6
VLD2008-127
算術式の最適化を対象としたCコンパイラのランダムテスト
○粟津裕亘・石浦菜岐佐（関西学院大）
pp. 7 - 10
VLD2008-128
組込みシステムのタスク内DVFSのための実行トレースマイニング
○立松知紘・横山哲郎・菊地武彦・冨山宏之・高田広章（名大）
pp. 11 - 16
VLD2008-129
［招待講演］自動車制御システムのモデルベース開発 ～ コントローラのモデル化技術 ～
○勝 康夫・於保 茂（日立）
pp. 17 - 22
VLD2008-130
Adjustable Safe Clocking and Relevant Register Assignment in Datapath Synthesis
○Keisuke Inoue・Mineo Kaneko・Tsuyoshi Iwagaki（JAIST）
pp. 23 - 28
VLD2008-131
イニシエーション・インターバルとアロケーションの制約下における総面積最小を目的としたパイプライン・スケジューリング手法
○小玉 翔・松永裕介（九大）
pp. 29 - 34
VLD2008-132
冗長化アルゴリズムからの耐故障データパス自動合成
○坪石 優・金子峰雄（北陸先端大）
pp. 35 - 40
VLD2008-133
不完全定義インデックス生成関数の変数最小化について
○中村高明・笹尾 勤・松浦宗寛（九工大）
pp. 41 - 46
VLD2008-134
EDAツールを用いた低コスト一般同期クロックツリー合成手法
○橋本浩良・小平行秀・高橋篤司（東工大）
pp. 47 - 52
VLD2008-135
クロック周期短縮のための挿入遅延量を抑えた回路への遅延挿入法
○谷 修平・小平行秀・高橋篤司（東工大）
pp. 53 - 58
VLD2008-136
障害物を含む配線領域における並走配線最長化手法
○末廣 傑・小平行秀・高橋篤司（東工大）
pp. 59 - 64
VLD2008-137
最小総変位配置実現問題における高速最適化手法
○河野祐貴・高島康裕（北九州市大）・高橋篤司（東工大）
pp. 65 - 70
VLD2008-138
パスディレイテストにおける部分パスの遅延量推定手法
○志岐卓信・高島康裕（北九州市大）・中村祐一（NEC）
pp. 71 - 75
VLD2008-139
ビアプログラマブルデバイスVPEXのチップ評価とDES暗号回路実装の検討
○川原崎正英・西本智広・國生雄一・北村一真・山田翔太（立命館大）・吉川雅弥（名城大）・藤野 毅（立命館大）
pp. 77 - 82
VLD2008-140
Domino-RSL方式を用いたDES暗号回路実装と電力差分解析(DPA)攻撃に対する耐性の検証
○小島憲司・奥山一樹・牧野友輝・藤野 毅（立命館大）
pp. 83 - 88
VLD2008-141
FPGA実装された暗号回路に対するビット値に着目した電力差分解析(DPA)実験
○奥山一樹・小島憲司・牧野友輝・藤野 毅（立命館大）
pp. 89 - 94
VLD2008-142
チップ内プログラマブル配線向け形式的検証手法
○田川貴聡・吉田浩章・藤田昌宏（東大）
pp. 95 - 100
VLD2008-143
不一致判定回路を用いた高速パケットフィルタ回路
○三浦直樹・重松智志・羽田野孝裕（NTT）・赤峰悠介（九大）・中西 衛・浦野正美（NTT）
pp. 101 - 106
VLD2008-144
マルチレートのLDPC符号化器に適用したメモリ削減方法
○唐 文明・魏 湘輝・後藤 敏（早大）
pp. 107 - 110
VLD2008-145
並列ブランチング・プログラム・マシンを用いた順序回路の模擬について
○中原啓貴・笹尾 勤・松浦宗寛（九工大）・川村嘉郁（ルネサステクノロジ）
pp. 111 - 116
VLD2008-146
マルチコアSoC用形状適応型ネットワークオンチップの提案
○廉田 浩（九大）・若谷彰良（甲南大）
pp. 117 - 122
VLD2008-147
固定型ルーティングを実装したNoCの通信エネルギーを低減するハードマクロ配置手法
○打越 寛（豊橋技科大）・杉原 真（豊橋技科大/JST）
pp. 123 - 128
VLD2008-148
リンク長及びレイテンシ制約下でのネットワークオンチップのトポロジ自動生成
○谷田英生（東大）・吉田浩章（東大/JST）・松本剛史（東大）・藤田昌宏（東大/JST）
pp. 129 - 134
VLD2008-149
リングセグメント型Globally Asynchronous Locally Synchronous Systemの構成法
○近藤真史・佐藤洋一郎（岡山県立大）・田代和幸（富士通テン）・横川智教・早瀬道芳（岡山県立大）
pp. 135 - 140
VLD2008-150
モデル検査ツールUPPAALを用いたGALSシステムの形式的検証
○桐田和明・横川智教・宮崎 仁・佐藤洋一郎・早瀬道芳（岡山県立大）
pp. 141 - 146
VLD2008-151
連携処理を考慮したネットワークプロセッサへの処理割り当て手法
○齊藤啓太・戸川 望・柳澤政生・大附辰夫（早大）
pp. 147 - 152
VLD2008-152
Odd-Even Turn Modelを対象としたNoCの負荷分散による遅延時間削減手法
○脇田慎吾・戸川 望・柳澤政生・大附辰夫（早大）
pp. 153 - 158
VLD2008-153
H.264/AVCにおけるデブロッキングフィルタの低消費電力化実装手法
○林 良典・秋田朋洋・宋 天・島本 隆（徳島大）
pp. 159 - 164
VLD2008-154
H.264/AVCにおけるAll-Zeroブロック検出および生成ビット数を予測可能なDCT・量子化アーキテクチャ
○國安大樹・岸田智幸・宋 天・島本 隆（徳島大）
pp. 165 - 170
VLD2008-155
非同期式$\pm2^k$グレイコード演算器の設計
○松山晋也・久門尚史（京大）
pp. 171 - 176
VLD2008-156
RTL電力ライブラリ構築の一手法
河合真登・○川内裕文・森川敏雄・大槻正明・福井正博（立命館大）
pp. 177 - 182
VLD2008-157
実動作に近い電池充放電シミュレータの開発
岩越さやか・○小島圭太・戸井和憲・福井正博（立命館大）
pp. 183 - 188
VLD2008-158
GPUを用いた超並列電源シミュレータの一検討
○菅野尚子・西澤真一・橋詰大毅・福井正博（立命館大）
pp. 189 - 194
VLD2008-159
レイアウトを考慮した基板バイアスクラスタリング手法
○濱本浩一（阪大）・橋本昌宜・密山幸男・尾上孝雄（阪大/JST）
pp. 195 - 200
VLD2008-160
サブスレッショルド回路における基板バイアスを考慮したトランジスタのばらつきモデリングとリングオシレータを用いた検証
○更田裕司・橋本昌宜・密山幸男・尾上孝雄（阪大/JST）
pp. 201 - 206
VLD2008-161
電源ノイズ考慮統計的タイミング解析を用いたデカップリング容量割当手法
○榎並孝司・橋本昌宜（阪大）・佐藤高史（東工大）
pp. 207 - 212
VLD2008-162
ランタイムパワーゲーティングを適用した低電力乗算器の設計試作及び実測による性能評価
○中田光貴・白井利明（芝浦工大）・武田清大（東大）・宇佐美公良（芝浦工大）
pp. 213 - 218
VLD2008-163
オンチップ・リークモニタの65nmプロセスでの実装設計と評価
○小山 慧・宇佐美公良（芝浦工大）
pp. 219 - 224
VLD2008-164
nMOSレベルシフタ回路の性能比較
○大津 誠・築山修治（中大）・白川 功（兵庫県立大）・西 修司・永井知幸・久保田 靖（シャープ）
pp. 225 - 230
VLD2008-165
統計的設計のための2つの指標の評価
○吉田裕樹・高橋真吾・築山修治（中大）
pp. 231 - 236
VLD2008-166
サブスレッショルド領域で動作するDTMOS動作方式を用いた低電力システムLSIの検討
○鶴窪 淳・渡辺重佳（湘南工科大）
pp. 237 - 241
VLD2008-167
各種3次元トランジスタを用いたシステムLSIのパターン面積縮小法
○廣島 佑・渡辺重佳（湘南工科大）
pp. 243 - 248
VLD2008-168
スケジューリングアルゴリズムを用いたシステムLSIにおける消費電力の低電力化についての検討
○佐藤賢和・渡辺重佳（湘南工科大）
pp. 249 - 254
今後、次の点を修正する予定です。(1)欠けている表紙画像・奥付画像を補完いたします。(2)欠けている発行日の情報を補完いたします。
注： 本技術報告は査読を経ていない技術報告であり，推敲を加えられていずれかの場に発表されることがあります．