研究会 |
発表日時 |
開催地 |
タイトル・著者 |
抄録 |
資料番号 |
VLD, DC, RECONF, ICD (共催) IPSJ-SLDM (連催) [詳細] |
2022-11-30 14:20 |
熊本 |
金沢市文化ホール (ハイブリッド開催,主:現地開催,副:オンライン開催) |
遅延検査容易化設計を用いるPUF回路の周囲温度による動作性能調査 ○大濱瑛祐・四柳浩之・橋爪正樹(徳島大) VLD2022-46 ICD2022-63 DC2022-62 RECONF2022-69 |
本研究では,遅延検査容易化設計をセキュリティ技術としても機能させることを目的として,遅延検査容易化回路と PUF 回路を... [more] |
VLD2022-46 ICD2022-63 DC2022-62 RECONF2022-69 pp.156-161 |
VLD, DC, RECONF, ICD (共催) IPSJ-SLDM (連催) [詳細] |
2022-11-30 14:45 |
熊本 |
金沢市文化ホール (ハイブリッド開催,主:現地開催,副:オンライン開催) |
3次元積層ICに実装した遅延検査容易化回路によるTSV検査能力評価 ○高見圭悟・四柳浩之・橋爪正樹(徳島大) VLD2022-47 ICD2022-64 DC2022-63 RECONF2022-70 |
3 次元積層ICにおいてチップ間接続に用いられるTSVの故障検査が課題となっている.我々はチップ間接続における遅延故障を... [more] |
VLD2022-47 ICD2022-64 DC2022-63 RECONF2022-70 pp.162-167 |
DC, SS (共催) |
2019-10-24 16:00 |
熊本 |
熊本大学 |
n回状態遷移被覆に基づく非スキャンオンラインテスト法 ○池ヶ谷祐輝・石山悠太・細川利典(日大)・吉村正義(京都産大) SS2019-19 DC2019-47 |
VLSIの経年劣化による障害を回避する手段の一つとして,通常動作時に回路の出力や内部信号線の値を監視するオンラインテスト... [more] |
SS2019-19 DC2019-47 pp.37-42 |
VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2018-12-06 13:00 |
広島 |
サテライトキャンパスひろしま |
TDC組込み型バウンダリスキャンにおける遅延付加部の分割による検査時間の削減 ○平井智士・四柳浩之・橋爪正樹(徳島大) VLD2018-56 DC2018-42 |
ICの新たな集積方法として,TSV(Through-Silicon-Via)を用いた3次元積層技術が注目されている.
... [more] |
VLD2018-56 DC2018-42 pp.119-124 |
DC |
2018-02-20 10:35 |
東京 |
機械振興会館 |
TDC組込み型バウンダリスキャンにおける遅延付加部のリオーダによる配線長の低減 ○平井智士・四柳浩之・橋爪正樹(徳島大) DC2017-79 |
3次元積層ICにおけるダイ間配線の新しい実装方法として,TSV(Through-Silicon-Via)が注目されている... [more] |
DC2017-79 pp.13-18 |
VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2017-11-06 15:20 |
熊本 |
くまもと県民交流館パレア |
コントローラ拡大を用いたレジスタ転送レベルにおけるテストパターン数削減のためのハードウェア要素のテストレジスタ割当て法 ○武田 俊・細川利典・山崎紘史(日大)・吉村正義(京都産大) VLD2017-37 DC2017-43 |
近年, VLSIのテストコスト増大に伴い,DFT設計を用いたテストパターン数削減手法が重要視されている.特に, VLSI... [more] |
VLD2017-37 DC2017-43 pp.61-66 |
VLD, DC (共催) CPM, ICD, IE (共催) CPSY, RECONF (併催) [詳細] |
2016-11-30 09:25 |
大阪 |
立命館大学大阪いばらきキャンパス |
微小遅延故障テストのためのTDC組込み型スキャンFFの設計について ○河塚信吾・四柳浩之・橋爪正樹(徳島大) VLD2016-62 DC2016-56 |
半導体製造技術の向上により,回路の遅延時間がわずかにシフトする微小遅延故障がタイミング不良として顕在化している.
微小... [more] |
VLD2016-62 DC2016-56 pp.105-110 |
ICD |
2016-04-14 10:10 |
東京 |
機械振興会館 |
[依頼講演]低消費電力MCU向け40-nm 4-Mb組込みSRAMを用いた効率的なスクリーニング手法 ○良田雄太(ルネサス システムデザイン)・横山佳巧・石井雄一郎(ルネサス エレクトロニクス)・稲田敏浩・田中浩司・田中美紀・辻橋良樹(ルネサス システムデザイン)・新居浩二(ルネサス エレクトロニクス) ICD2016-1 |
低消費マイコン(MCU)向けに、効率的なテストスクリーニング回路を搭載した組込みシングルポートSRAMを開発した。室温で... [more] |
ICD2016-1 pp.1-6 |
VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2015-12-03 15:00 |
長崎 |
長崎県勤労福祉会館 |
テスト容易でオンライン誤り検出可能な桁上げ選択加算器 ○鬼頭信貴(中京大) VLD2015-72 DC2015-68 |
テストが容易で,さらに動作中に故障による回路出力の誤りを検出可能(オンライン誤り検出可能)な桁上げ選択加算器を提案する.... [more] |
VLD2015-72 DC2015-68 pp.225-230 |
VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2014-11-26 14:45 |
大分 |
ビーコンプラザ(別府国際コンベンションセンター) |
TSV故障検出回路の制御部改良および観測部における面積削減の検討 ○宮本陽平・四柳浩之・橋爪正樹(徳島大) VLD2014-72 DC2014-26 |
故障TSVで発生する遅延量は極めて小さく,故障検出が困難である.そこで,隣接TSVを考慮したTSV故障検出回路が提案され... [more] |
VLD2014-72 DC2014-26 pp.3-8 |
VLD |
2014-03-03 16:25 |
沖縄 |
沖縄県青年会館 |
改良ランダムオーダースキャンによるセキュアスキャン設計とその評価 ○大屋 優・跡部悠太・史 又華・柳澤政生・戸川 望(早大) VLD2013-141 |
大規模集積回路のテスト容易化設計の1つであるスキャンチェインを利用したスキャンテストが一般的に行われる.
反面スキャン... [more] |
VLD2013-141 pp.43-48 |
DC |
2014-02-10 09:00 |
東京 |
機械振興会館 |
モジュール間結合増加率に基づくスキャンチェーン接続法 ○小松 巡・岩田大志・山口賢一(奈良高専) DC2013-79 |
近年,半導体プロセスの微細化により,動作速度や電力消費に与える配置配線の影響が大きくなっており,
テスト容易化設計時に... [more] |
DC2013-79 pp.1-5 |
DC |
2014-02-10 09:25 |
東京 |
機械振興会館 |
TDC組込み型バウンダリスキャン回路による遅延検出能力評価 ○櫻井浩希・四柳浩之・橋爪正樹(徳島大) DC2013-80 |
ディープサブミクロン(DSM)ICでは,抵抗性ショート欠陥やオープン欠陥が従来の縮退故障の振る舞いをせず,遅延として現れ... [more] |
DC2013-80 pp.7-12 |
DC |
2014-02-10 09:50 |
東京 |
機械振興会館 |
非同期式QDI回路における任意の故障に対する検出手法 ○水谷早苗・岩田大志・山口賢一(奈良高専) DC2013-81 |
VLSI の製造プロセスの微細化に伴い,非同期式回路が注目されている.非同期式回路の実現方法として, 同期式回路から非同... [more] |
DC2013-81 pp.13-18 |
DC, CPSY (共催) |
2013-04-26 16:40 |
東京 |
首都大学東京秋葉原サテライトキャンパス |
隣接テスト機構を用いたオンチップ遅延測定法 ○加藤健太郎(鶴岡高専) CPSY2013-8 DC2013-8 |
本研究では隣接テスト機構を用いたTime to Digital Converter (TDC) によるオンチップ遅延測定... [more] |
CPSY2013-8 DC2013-8 pp.43-48 |
DC |
2013-02-13 13:55 |
東京 |
機械振興会館 |
隣接TSVを考慮したTSV遅延故障検出法について ○中村真規・四柳浩之・橋爪正樹(徳島大) DC2012-85 |
本研究では断線TSV(Through-Silicon-Via)により発生する遅延故障を検出するために,隣接TSVを考慮し... [more] |
DC2012-85 pp.31-36 |
DC |
2012-02-13 14:50 |
東京 |
機械振興会館 |
同期式設計から変換されたQDI回路のテスト生成法 ○内田行紀・村田絵理(奈良先端大)・大竹哲史(大分大/JST)・中島康彦(奈良先端大) DC2011-83 |
Quasi-Delay-Insensitive(QDI)設計は非同期式回路の現実的な実現手法の一つとして注目されている.... [more] |
DC2011-83 pp.43-48 |
VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2011-11-29 09:00 |
宮崎 |
ニューウェルシティ宮崎 |
テスト設計選択のためのLSI設計製造コストモデル ○志水 昂・岩垣 剛・市原英行・井上智生(広島市大) VLD2011-71 DC2011-47 |
LSIのテストを容易にするために,多くのテスト設計・テスト容易化設計(DFT) が提案されている.
本論文では,LSI... [more] |
VLD2011-71 DC2011-47 pp.115-120 |
VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2011-11-30 10:30 |
宮崎 |
ニューウェルシティ宮崎 |
TDCを組み込んだ遅延故障検出用テスト容易化設計について ○槇本浩之・四柳浩之・橋爪正樹(徳島大) VLD2011-84 DC2011-60 |
本研究では,微小遅延欠陥を検出するためにTDC(Time-to-Digital Converter) を組み込んだ遅延故... [more] |
VLD2011-84 DC2011-60 pp.185-190 |
DC |
2011-06-24 14:40 |
東京 |
機械振興会館 |
[招待講演]国際会議報告:VTS2011(29th IEEE VLSI Test Symposium) ○畠山一実(奈良先端大) DC2011-11 |
2011年5月に米国カリフォルニア州デイナポイントで開催された第29回VLSIテストシンポジウム(VTS2011)につい... [more] |
DC2011-11 pp.17-22 |