Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380
[TOP] | [2009] | [2010] | [2011] | [2012] | [2013] | [2014] | [2015] | [Japanese] / [English]
DC2012-25
Java仮想マシンを搭載した再構成可能なシステムのためのリソースシェアリング手法 ～ インスタンス生成タイミングでの再構成 ～
○伊藤仁貴・田中清史（北陸先端大）
pp. 1 - 5
DC2012-26
配列アクセス実行条件の厳密な解析に基づくスカラリプレイス技術
○竹鼻宏晃・瀬戸謙修（東京都市大）
pp. 7 - 12
DC2012-27
島内消費電力量見積もりにもとづく温度特性を考慮したRDRアーキテクチャ向け高位合成手法
○川村一志・柳澤政生・戸川 望（早大）
pp. 13 - 18
DC2012-28
組込みシステムのアーキテクチャ探索における性能ボトルネック解析
○安藤友樹（名大/学振）・柴田誠也（NEC）・本田晋也（名大）・冨山宏之（立命館大）・高田広章（名大）
pp. 19 - 24
DC2012-29
再帰的仕様記述を用いた組合せ列挙ZDDの効率的な構築手法
○岩下洋哲・川原 純（JST/北大）・湊 真一（北大/JST）
pp. 25 - 29
DC2012-30
Partially-Programmable Circuits with CAMs
○Atsushi Matsuo・Shigeru Yamashita（Ritsumeikan Univ.）・Hiroaki Yoshida（Fujitsu Laboratories of Amerika）
pp. 31 - 36
DC2012-31
［招待講演］組込み自己テストによるフィールド高信頼化について
○梶原誠司（九工大）
pp. 37 - 42
DC2012-32
［招待講演］LUMIX ミラーレス一眼Gシリーズの開発について
○房 忍（パナソニック）
p. 43
DC2012-33
鍵ベース構成のState Dependent Scan Flip-Flopを用いたセキュアスキャンアーキテクチャ
○跡部悠太・史 又華・柳澤政生・戸川 望（早大）
pp. 45 - 50
DC2012-34
Camellia暗号回路に対するスキャンベース攻撃手法
○小寺博和・柳澤政生・戸川 望（早大）
pp. 51 - 56
DC2012-35
歩留まり改善のための2つの遅延値に調整可能な遅延素子に対する遅延調整手法
○増子 駿・小平行秀（会津大）
pp. 57 - 62
DC2012-36
ランダム・テレグラフ・ノイズに起因した組合せ回路遅延ゆらぎに対する基板バイアスの影響
○松本高士（京大）・小林和淑（京都工繊大）・小野寺秀俊（京大）
pp. 63 - 68
DC2012-37
低電力かつ省面積な耐ソフトエラー多重化フリップフロップ ～ DICE ACFF ～
○久保田勘人・増田政基（京都工繊大）・小林和淑（京都工繊大/JST）
pp. 69 - 74
DC2012-38
商用FPGAのばらつきとBTIによる経年劣化
○石井翔平（京都工繊大）・小林和淑（京都工繊大/JST）
pp. 75 - 80
DC2012-39
先見近傍解生成による焼きなまし法の並列化手法
○太田悠介・伊藤和人（埼玉大）
pp. 81 - 86
DC2012-40
GPGPUによる準ニュートン法を用いた解析的配置の高速化手法
○小平行秀（会津大）・高島康裕（北九州市大）
pp. 87 - 92
DC2012-41
プログラマブル論理デバイスを対象とした配置配線問題の整数計画法に基づく定式化
○西山大樹・稲木雅人・若林真一・永山 忍（広島市大）
pp. 93 - 98
DC2012-42
高位合成における繰り返し回数未決定ループに対する投機実行手法
○荒木達真・高瀬英希・高木一義・高木直史（京大）
pp. 99 - 104
DC2012-43
束データ方式による非同期式パイプライン回路を対象とした動作合成手法
○濱田尚宏・齋藤 寛（会津大）
pp. 105 - 110
DC2012-44
クロック周波数向上のための動作合成におけるコントローラ設計手法
○祖父江亮哉（立命館大）・原 祐子（奈良先端大）・稗田拓路・谷口一徹・冨山宏之（立命館大）
pp. 111 - 116
DC2012-45
Accurate I/O Buffer Impedance Self-adjustment using Threshold Voltage and Temperature Sensors
○Zhi Li・Hiroshi Tsutsui・Hiroyuki Ochi・Takashi Sato（Kyoto Univ.）
pp. 117 - 122
DC2012-46
加算器アーキテクチャ比較評価のための消費エネルギー解析モデルの提案
○小西奈緒・宇佐美公良（芝浦工大）
pp. 123 - 128
DC2012-47
HDRアーキテクチャを対象とした同時実行指向スケジューリングを用いたクロック設計考慮低電力化高位合成手法
○赤坂宏行・柳澤政生・戸川 望（早大）
pp. 129 - 134
DC2012-48
SAAV:AVHDRアーキテクチャを対象とした動的複数電源電圧指向の低電力化高位合成手法
○阿部晋矢・史 又華（早大）・宇佐美公良（芝浦工大/早大）・柳澤政生・戸川 望（早大）
pp. 135 - 140
DC2012-49
解の再利用を用いたSATに基づくテスト生成におけるインスタンス順序と変数割当順序の決定法
○上田健司・岩垣 剛・市原英行・井上智生（広島市大）
pp. 141 - 146
DC2012-50
耐過渡故障データパス合成における演算器バインディングのためのヒューリスティックアルゴリズム
○中祖達也・大窪涼子・岩垣 剛・市原英行・井上智生（広島市大）
pp. 147 - 152
DC2012-51
Dynamic Timing-Test Scheduling for Post-Silicon Skew Tuning
○Mineo Kaneko（JAIST）
pp. 153 - 158
DC2012-52
DAGパタンを効率よく共有するためのデータ構造の提案
○松永裕介（九大）
pp. 159 - 162
DC2012-53
［基調講演］動的再構成プロセッサ(DRP)技術の現状と今後の展望
○本村真人（北大）・古田浩一朗・粟島 亨・志田靖斉（ルネサス エレクトロニクス）
p. 163
DC2012-54
アナログ集積回路での近接共通重心配置制約を考慮した配置手法の研究
○藤吉邦洋・上 慧太朗（東京農工大）
pp. 165 - 170
DC2012-55
Routability-oriented Common-Centroid Capacitor Array Generation
Jing Li・Bo Yang（Design Algorithm Lab.）・○Qing Dong・Shigetoshi Nakatake（Univ. of Kitakyushu）
pp. 171 - 175
DC2012-56
ビアプログラマブルロジックVPEXの配置配線ツールを用いた性能評価
○大谷 拓・堀 遼平・上岡泰輔（立命館大）・吉川雅弥（名城大）・藤野 毅（立命館大）
pp. 177 - 182
DC2012-57
デジタルLSIにおけるLSIチップ・パッケージ・ボードを統合した電源雑音協調評価
○吉川薫平・佐々木悠太（神戸大）・市川浩司（デンソー）・齊藤義行（パナソニック）・永田 真（神戸大）
pp. 183 - 188
DC2012-58
伝送線路特性のベクトルフィッティングによる有理関数近似と等価回路合成
○本多大介・關根惟敏・浅井秀樹（静岡大）
pp. 189 - 194
DC2012-59
双安定ポテンシャル回路による低S/N比信号の高感度検出
○金井久亮・李 ウェン・今川健吾・幕内雅巳・植松 裕・大坂英樹（日立）
pp. 195 - 200
DC2012-60
3次元FPGAアレイHPCシステムVocaliseの性能評価
○集 祐介・黎 江・久保泰正・田向 権・関根優年（東京農工大）
pp. 201 - 206
DC2012-61
WEBアプリ回路と直結したTCP/IPスタック回路の性能評価
○藤田琴子・田向 権・関根優年（東京農工大）
pp. 207 - 212
DC2012-62
電源分配回路網の非構造メッシュ化と局所陰的LIMによる高速過渡解析
○岡田慎吾・關根惟敏・浅井秀樹（静岡大）
pp. 213 - 218
DC2012-63
陽的かつ無条件安定な手法による電源分配回路網の高速過渡解析
○西崎統大・關根惟敏・浅井秀樹（静岡大）
pp. 219 - 224
DC2012-64
仮想グランド線電圧の自動検出による細粒度パワーゲーティング制御
○工藤 優・宇佐美公良（芝浦工大）
pp. 225 - 230
DC2012-65
超低電圧動作に向けたプロセッシングエレメントの消費エネルギーの実測と解析
○安西祥生・工藤 優・太田裕也・太田一輝・宇佐美公良（芝浦工大）
pp. 231 - 236
DC2012-66
中性子起因SEMTの電源電圧及び基板バイアス依存性測定
○原田 諒（阪大）・密山幸男（高知工科大）・橋本昌宜・尾上孝雄（阪大）
pp. 237 - 241
DC2012-67
フィールドテストのための温度・電圧モニタ回路構成の検討
○津森 渉・三宅庸資・佐藤康夫・梶原誠司（九工大）・三浦幸也（首都大東京）
pp. 243 - 248
DC2012-68
マルチサイクルBISTにおけるスキャン出力の電力低減手法
○王 森レイ・佐藤康夫・梶原誠司・宮瀬紘平（九工大）
pp. 249 - 254
DC2012-69
遷移故障テストパターンに基づいた故障活性化率向上指向ドントケア割当て法
○若杉諒介・細川利典（日大）・吉村正義（九大）
pp. 255 - 260
DC2012-70
ネットリストを用いたドントケアビット数の見積り手法に関する研究
○宮瀬紘平・梶原誠司・温 暁青（九工大）
pp. 261 - 266
DC2012-71
テスト圧縮効率化のためのテスト生成法の一考察
○楠山友紀乃・山崎達也・細川利典（日大）・吉村正義（九大）・山崎浩二（明大）
pp. 267 - 272
DC2012-72
桁上げ生成二重化によるフォールトセキュアな並列プレフィックス加算器の構成法
○鬼頭信貴（中京大）・高木直史（京大）
pp. 273 - 278
注： 本技術報告は査読を経ていない技術報告であり，推敲を加えられていずれかの場に発表されることがあります．